전원 4

POWER4
전원 4
POWER4-SCM.jpg
POWER4 SCM
일반 정보
개시.2001
설계자IBM
성능
최대 CPU 클럭 속도1.1GHz~1.9GHz
캐시
L1 캐시64+32 kB/코어
L2 캐시1.41 MB/칩
L3 캐시32 MB 오프 칩
아키텍처 및 분류
테크놀로지 노드180 nm ~ 130 nm
명령 집합PowerPC(PowerPC v.2.00/01)
물리 사양
코어
  • 2
역사
전임자POWER3, RS64
후계자전원 5
POWER, PowerPC 및 Power ISA 아키텍처
NXP(구 Freescale 및 Motorola)
IBM
  • RS64 시리즈(1996년)
IBM/닌텐도
다른.
관련 링크
회색으로 취소됨, 이탤릭체로 기록됨

POWER4는 International Business Machines(IBM)가 개발한 마이크로프로세서이며 64비트 PowerPC 및 PowerPC AS 명령 세트 아키텍처를 구현했습니다.2001년에 출시된 POWER4는 POWER3 및 RS64 마이크로프로세서를 계승하여 AS/400 컴퓨터 서버의 RS/6000 및 eServer iSeries 모델을 동일한 프로세서 상에서 실행할 수 있게 되었습니다.이것에 의해, 2개의 라인의 집약을 향한 스텝으로서 실현되었습니다.POWER4는 멀티코어 마이크로프로세서이며,[1] 1개의 다이 상에 2개의 코어가 있습니다.이는 임베디드형 마이크로프로세서로는 최초입니다.POWER4 칩은 최초로 시판된 멀티프로세서 [2]칩입니다.원래의 POWER4의 클럭 속도는 1.1GHz와 1.3GHz였지만 확장 버전 POWER4+는 1.9GHz에 달했습니다.파워PC 970은 POWER4의 파생 모델입니다.

기능 레이아웃

POWER4 코어의 논리 스키마
POWER4 프로세서의 논리 스키마

POWER4에는 3개의 동일한 부분으로 분할된 통합 L2 캐시가 있습니다.각 [clarification needed]컨트롤러에는 사이클당 32바이트의 데이터를 공급할 수 있는 독자적인 L2 컨트롤러가 있습니다.코어 인터페이스 유닛(CIU)은 각 L2 컨트롤러를 2개의 프로세서 중 하나의 데이터 캐시 또는 명령 캐시에 연결합니다.NC(Non-Cacheable) 유닛은 명령 직렬화 기능을 처리하고 스토리지 토폴로지에서 캐시 불가능한 작업을 수행합니다.L3 캐시 컨트롤러는 있지만 실제 메모리는 오프칩입니다.GX 버스 컨트롤러는 I/O 장치 통신을 제어하며, 4바이트 폭의 GX 버스가 2개 있습니다.하나는 착신이고 다른 하나는 발신입니다.패브릭 컨트롤러는 버스 네트워크의 마스터 컨트롤러로 L1/L2 컨트롤러 양쪽의 통신, POWER4 칩 {4-way, 8-way, 16-way, 32-way} 및 POWER4 MCM 간의 통신을 제어합니다.First Failure Data Capture에 사용되는 Trace-and-Debug가 제공됩니다.BIST(Built In Self Test) 기능과 PMU(Performance Monitoring Unit)도 있습니다.Power-On Reset(POR; 전원 켜기 리셋)이 지원됩니다.

실행 단위

POWER4는 8개의 독립된 실행 유닛을 사용한 고주파 투기적 불규칙한 실행을 통해 슈퍼스칼라 마이크로 아키텍처를 구현합니다.2개의 부동소수점 유닛(FP1-2), 2개의 로드스토어 유닛(LD1-2), 2개의 고정소수점 유닛(FX1-2), 브랜치 유닛(BR) 및 조건부 레지스터 유닛(CR)입니다.이러한 실행 유닛은 클럭당 최대 8개의 조작을 완료할 수 있습니다(BR 유닛 및 CR 유닛 제외).

  • 각 부동소수점 장치는 클럭당 하나의 퓨전 다중 추가(2회 연산)를 완료할 수 있습니다.
  • 각 로드 스토어 유닛은 클럭당 1개의 명령을 완료할 수 있습니다.
  • 각 고정 소수점 유닛은 클럭당 1개의 명령을 완료할 수 있습니다.

파이프라인 단계는 다음과 같습니다.

  • 분기 예측
  • 명령 가져오기
  • 디코딩, 균열 및 그룹 형성
  • 그룹 디스패치 및 절차 문제
  • 로드 - 스토어 유닛의 동작
    • 히트 스토어 로드
    • 적중 부하 저장
    • 적중 부하
  • 명령 실행 파이프라인

멀티칩 구성

POWER4는, 1개의 패키지에 4개의 POWER4 다이(다이)를 포함한 멀티 칩 모듈(MCM)을 사용한 구성으로, 1개의 MCM 당 최대 128 MB의 공유 L3 ECC 캐시를 탑재하고 있습니다.

파라메트릭스

POWER4 180 nm@CMOS 8S3 SOI
클럭 GHz 1.3GHz
힘 115 W 1.5V(1.1GHz시)
트랜지스터 1억7400만
게이트 L 90 nm
게이트 산화물 2.3 nm
금속층 피치 두께
M1 500 nm 310 nm
M2 630 nm 310 nm
M3-M5 630 nm 20 nm
M6(MQ) 1260 nm 920 nm
M7(LM) 1260 nm 920 nm
유전체 ~4.2
Vdd 1.6 V

POWER4+

POWER4+SCM

2003년에 출시된 POWER4+는 최대 1.9GHz의 POWER4를 [3]개량한 버전입니다.1억8천400만개의 트랜지스터, 측정값2 267mm를 포함하며, 8층의 구리 인터커넥트를 사용하여 0.13µm의 SOI CMOS 공정으로 제작되었습니다.

「 」를 참조해 주세요.

메모들

  1. ^ "IBM's Server Processors: The RS64 and the POWER". The CPU Shack Museum. 2011-01-24. Retrieved 2015-04-17.
  2. ^ William Stallings, 컴퓨터 조직 및 아키텍처, 제7판, -pp 44
  3. ^ "IBM POWER Roadmap" (PDF). Speleotrove. IBM. 2006. p. 2. Retrieved 6 March 2018.

레퍼런스