AES 명령 세트

Advanced Encryption Standard 명령 세트가 많은 프로세서에 통합되었습니다.명령 세트의 목적은 Advanced Encryption Standard(AES)를 사용하여 암호화 및 복호화를 수행하는 애플리케이션의 속도와 보안을 향상시키는 것입니다.

이들은 종종 AES의 단일 라운드를 구현하기 위한 지침으로 구현되며, 마지막 라운드의 특수 버전은 약간 다른 방식을 사용합니다.

AES의 사이드 채널 공격면은 AES가 소프트웨어에서만 ^{[citation needed]}구현되는 경우와 비교하여 명령 세트에 구현되는 경우 감소합니다.

x86 아키텍처 프로세서

AES-NI(인텔 Advanced Encryption Standard New Instructions; AES-NI)는 최초의 주요 구현입니다.AES-NI는 인텔이 2008년 ^[1]3월에 제안한 인텔 및 AMD 마이크로프로세서용 x86 명령 세트 아키텍처의 확장입니다.

지침들

설명	설명^[2]
`AESENC`	AES 암호화 흐름의 1라운드 실행
`AESENCLAST`	AES 암호화 흐름의 마지막 라운드를 수행합니다.
`AESDEC`	AES 복호화 흐름의 1라운드 실행
`AESDECLAST`	AES 복호화 흐름의 마지막 라운드를 수행합니다.
`AESKEYGENASSIST`	AES 라운드 키 생성^{[note 1]} 지원
`AESIMC`	AES Inverse Mix 컬럼 지원

인텔(R)

다음의 인텔 프로세서는, AES-NI 명령 ^[3]세트를 서포트하고 있습니다.

Westmere 기반 프로세서, 구체적으로는 다음과 같습니다.
- Westmere-EP(일명 Westmere-EP)Gulftown Xeon 5600 시리즈 DP 서버 모델) 프로세서
- Clarkdale 프로세서 (Core i3, Pentium 및 Celeron 제외)
- Arrandale 프로세서 (Celeron, Pentium, Core i3, Core i5-4XM 제외)
Sandy Bridge 프로세서:
- 데스크톱: Pentium, Celeron, Core i3를^[4]^[5] 제외한 모든 것
- 모바일: 모든 Core i7 및 Core i5.일부 벤더는 확장을 무효로 ^[6]한 BIOS 구성을 출하하고 있습니다.^[7]이러한 구성을 유효하게 하려면 BIOS 업데이트가 필요합니다.
Ivy Bridge 프로세서
- 모든 i5, i7, Xeon 및 i3-2115C만^[8] 해당
Haswell 프로세서 (i3-4000m,^[9] Pentium 및 Celeron 제외)
Broadwell 프로세서 (Pentium 및 Celeron 제외)
Silvermont/Airmont 프로세서(Bay Trail-D 및 Bay Trail-M 제외)
Goldmont (및 그 이후)프로세서
Skylake(및 그 이후) 프로세서

AMD

몇 가지 AMD 프로세서가 AES 명령을 지원합니다.

Jaguar 프로세서 이상
Puma 프로세서 이상
'중장비' 프로세서
- 불도저 프로세서^[10]
- 스택리버 프로세서
- 증기 롤러 프로세서
- 굴착기 프로세서 이상
Zen(및 그 이후) 기반 프로세서

다른 아키텍처에서의 하드웨어 액셀러레이션

권한 없는 프로세서 명령을 사용한 AES 지원은 최신 SPARC 프로세서(T3, T4, T5, M5 및 Forward) 및 최신 ARM 프로세서에서도 사용할 수 있습니다.2011년에 도입된 SPARC T4 프로세서에는 AES ^[11]라운드를 구현하는 사용자 수준의 명령이 포함되어 있습니다.이러한 순서는, 보다 고도의 암호화 커맨드에 가세하고 있습니다.ARM Cortex-A53 및 A57을 포함한 ARMv8-A 프로세서 아키텍처(단, Cortex A5, 7, 8, 9, 11, 15^{[citation needed]} 등의 이전 v7 프로세서에는 AES ^[12]라운드를 구현하는 사용자 수준의 명령도 포함되어 있습니다.

x86 CPU 지원

VIA x86 CPU, AMD Geode 및 Marvell Kirkwood(Linux의 경우 ARM, mv_cesa)는 대신 드라이버 기반 가속 AES 처리를 사용합니다.(Crypto API(Linux) 참조).

다음 칩은 AES 하드웨어 액셀러레이션을 지원하지만 AES-NI를 지원하지 않습니다.

AMD Geode LX 프로세서^[13]
VIA, VIA PadLock^[14]^[15] 사용
- VIA C3 Nehemia C5P(Eden-N) 프로세서^[16]
- VIA C7 Esther C5J 프로세서^[17]

ARM 아키텍처

프로그래밍 정보는 ARMv8-A 아키텍처 프로파일에 대한 ARM 아키텍처 레퍼런스 매뉴얼 ARMv8에서 확인할 수 있습니다(섹션 A2.3 "Armv8 암호화 확장").^[18]

ARMv8-A 아키텍처
- ARM 암호화 확장 기능은 옵션으로 ARM Cortex-A30/50/70 코어에서 지원
암호화 하드웨어 액셀러레이터/엔진
- 올위너
  - 보안^[19] 시스템을 사용하는 A10, A20, A30, A31, A80, A83T, H3 및 A64
- 브로드컴
  - BCM5801/BCM5805/BCM5820 보안 프로세서^[15] 사용
- NXP 반도체
  - i.MX6 이후^[20]
- 퀄컴
  - 스냅드래곤 805 이후^[21]
- 록칩
  - RK30xx 시리즈^[22] 이후
- 삼성
  - 엑시노스 3 시리즈^[23] 이후

RISC-V 아키텍처

RISC-V 아키텍처에는 AES 고유의 명령어가 포함되어 있지 않지만, 많은 RISC-V 칩에는 내장 AES 공동 프로세서가 포함되어 있습니다.예를 들어 다음과 같습니다.

듀얼코어 RISC-V 64비트 Siped-M1은 AES 및 SHA256을 ^[24]지원합니다.
RISC-V 아키텍처 기반 ES32-C 및 Xtensa 기반^[25] ESP32는 ^[26]AES, SHA, RSA, RNG, HMAC, 디지털 서명 및 플래시용 XTS 128을 지원합니다.
Bouffalo Labs BL602/604 32비트 RISC-V는 다양한 AES ^[27]및 SHA 모델을 지원합니다.

POWER 아키텍처

파워 이후_ISA_v.2.07, 순서vcipher그리고.vcipyherlast1라운드의 AES를 직접 ^[28]실장합니다.

IBM z/아키텍처

IBM z9 이상의 메인프레임 프로세서는 IBM의 CryptoExpress ^[29]하드웨어를 통해 AES를 단일 운영 코드(KMC) AES ECB/CBC 명령으로 지원합니다.따라서 이러한 단일 명령 AES 버전은 인텔 NI 버전보다 사용하기 쉽지만 AES 라운드 함수(월풀 및 Gröstl 해시 함수 등)에 기반한 다른 알고리즘을 구현하도록 확장되지 않을 수 있습니다.

기타 아키텍처

Atmel XMEGA^[30](명령어가 아닌 병렬 실행 온칩액셀러레이터)
SPARC T3 이후의 프로세서에서는, AES 를 포함한 몇개의 암호화 알고리즘이 하드웨어로 서포트되고 있습니다.
Cavium Octeon^[31] MIPS 모든 Cavium Octeon MIPS 기반 프로세서는 특별한 코프로세서3 명령을 사용하는 AES를 포함한 여러 암호화 알고리즘을 하드웨어로 지원합니다.

성능

AES-NI Performance Analysis에서 Patrick Schmid와 Achim Roos는 "인텔의 AES-NI 기능을 ^[32]활용하도록 이미 최적화된 소수의 애플리케이션에서 인상적인 결과를 얻었습니다."Crypto++ 보안 라이브러리를 사용한 퍼포먼스 분석 결과,^[33]^[34]^{[failed verification]}^{[better source needed]} AES/GCM을 사용하는 경우 약 28.0 사이클에서 3.5 사이클로 throughput이 증가하여 가속 기능이 없는 Pentium 4에 비해 증가했습니다.

지원 소프트웨어

대부분의 최신 컴파일러는 AES 명령을 내보낼 수 있습니다.

많은 보안 및 암호화 소프트웨어는 다음과 같은 주요 핵심 인프라스트럭처를 포함하여 AES 명령 세트를 지원합니다.

MacOS 10.10+에서의 Apple FileVault 2 풀 디스크 암호화
HPE 탠덤 논스톱 OS L^[35]^[36]^[37] 시리즈의 논스톱 SSH2, 논스톱 cF SSL 라이브러리 및 BackBox VTC 소프트웨어
암호화 API: 차세대 (CNG) (Windows ^[38]7 필요)
Linux 암호화 API
Java 7 핫스팟
네트워크 보안 서비스(NSS) 버전 3.13 이후^[39](Firefox 및 Google Chrome에서 사용)
Solaris 10 이후의 Solaris 암호화^[40] 프레임워크
FreeBSD의 OpenCrypto API (aesni(4) 드라이버)^[41]
OpenSSL 1.0.1 이후^[42]
GnuTLS^[43]
립소듐^[44]
베라크립트^[45]
Go 프로그래밍 언어^[46]
BitLocker^[47]

AES 명령어 세트의 프린지 사용에는, 같은 구조의 S박스를 가지는 블록 암호에 AES 명령어를 사용하고, 아핀 동형성을 사용해 양자간에 변환하는 것이 포함됩니다.SM4와 Camelia는 ^[48]^[49]AES-NI를 사용하여 가속되었습니다.

「」를 참조해 주세요.

Advanced Vector Extensions(AVX)
CLMUL 명령 집합
FMA 명령 세트(FMA3, FMA4)
RDRAND

메모들

^ 이 명령은 32비트 워드 4개에 대한 AES 키 확장의 병렬 하위 표현식 4개를 비트 X[127:96](i $i=3$ { $displaystyle$ i $=3$ }의 $i=3$ $i=3$ 경우) 및 X[63:32](i $i=1$ $i=1$ { $displaystyle$ i $=1}$ 의 $i=1$ $i=1$ 에만)의 이중 쿼드워드(SSE 레지스터라고도 함)로 계산합니다.2개의 병렬 AES S박스 $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ ( $Y_{0}=SubWord(X_{1})$ ) { $displaystyle Y_{0$ } = $SubWord (X_{1})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ 2 $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ ( $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ ) $Y_{2}=SubWord(X_{3})$ { $displaystyle Y_{$ 2} = $SubWord (X_3)$ $가$ AES {3} 에서 $Y_{2}=SubWord(X_{3})$ 사용됩니다. $d(X_{1})\oplus rcon$ } 및 Y 3 $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ R $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ o $Y_{1}=RotWord(SubWord(X_{1}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ d ( $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ u $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ ( X $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ ) $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r r c $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r c $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ n ( \ $displaystyle Y$ _ {3} = $RotWord$ ( $SubWord$ ( $X_{3$ } ) \ 、 AES-192 )\ 、 d d d d d d d d d d d d d d d d d d d d d d d d d d d Rconn

레퍼런스

^ "Intel Software Network". Intel. Archived from the original on 7 April 2008. Retrieved 2008-04-05.
^ Shay Gueron (2010). "Intel Advanced Encryption Standard (AES) Instruction Set White Paper" (PDF). Intel. Retrieved 2012-09-20.
^ "Intel Product Specification Advanced Search". Intel ARK.
^ Shimpi, Anand Lal. "The Sandy Bridge Review: Intel Core i7-2600K, i5-2500K and Core i3-2100 Tested".
^ "Intel Product Specification Comparison".
^ "AES-NI support in TrueCrypt (Sandy Bridge problem)".
^ "Some products can support AES New Instructions with a Processor Configuration update, in particular, i7-2630QM/i7-2635QM, i7-2670QM/i7-2675QM, i5-2430M/i5-2435M, i5-2410M/i5-2415M. Please contact OEM for the BIOS that includes the latest Processor configuration update".
^ "Intel Core i3-2115C Processor (3M Cache, 2.00 GHz) Product Specifications".
^ "Intel Core i3-4000M Processor (3M Cache, 2.40 GHz) Product Specifications".
^ "Following Instructions". AMD. November 22, 2010. Archived from the original on November 26, 2010. Retrieved 2011-01-04.
^ Dan Anderson (2011). "SPARC T4 OpenSSL Engine". Oracle. Retrieved 2012-09-20.
^ Richard Grisenthwaite (2011). "ARMv8-A Technology Preview" (PDF). ARM. Archived from the original (PDF) on 2018-06-10. Retrieved 2012-09-20.
^ "AMD Geode LX Processor Family Technical Specifications". AMD.
^ "VIA Padlock Security Engine". VIA. Retrieved 2011-11-14.
^ ^a ^b OpenWRT.org 암호화 하드웨어 액셀러레이터
^ "VIA Eden-N Processors". VIA. Archived from the original on 2011-11-11. Retrieved 2011-11-14.
^ "VIA C7 Processors". VIA. Retrieved 2011-11-14.
^ "Arm Architecture Reference Manual Armv8, for Armv8-A architecture profile". ARM. 22 January 2021.
^ "Security System/Crypto Engine driver status". sunxi.montjoie.ovh.
^ "Linux Cryptographic Acceleration on an i.MX6" (PDF). Linux Foundation. February 2017. Archived from the original (PDF) on 2019-08-26. Retrieved 2018-05-02.
^ "Cryptographic module in Snapdragon 805 is FIPS 140-2 certified". Qualcomm.
^ "RK3128 - Rockchip Wiki". Rockchip wiki. Archived from the original on 2019-01-28. Retrieved 2018-05-02.
^ "The Samsung Exynos 7420 Deep Dive - Inside A Modern 14nm SoC". AnandTech.
^ "Sipeed M1 Datasheet v1.1" (PDF). kamami.pl. 2019-03-06. Retrieved 2021-05-03.
^ "ESP32 Series Datasheet" (PDF). www.espressif.com. 2021-03-19. Retrieved 2021-05-03.
^ "ESP32-C3 WiFi & BLE RISC-V processor is pin-to-pin compatible with ESP8266". CNX-Software. Retrieved 2020-11-22.
^ "BL602-Bouffalo Lab (Nanjing) Co., Ltd". www.bouffalolab.com. Retrieved 2021-05-03.
^ "Power ISA™ Version 2.07 B". Retrieved 2022-01-07.
^ "IBM System z10 cryptography". IBM. Retrieved 2014-01-27.
^ "Using the XMEGA built-in AES accelerator" (PDF). Retrieved 2014-12-03.
^ "Cavium Networks Launches Industry's Broadest Line of Single and Dual Core MIPS64-based OCTEON Processors Targeting Intelligent Next Generation Networks". Archived from the original on 2017-12-07. Retrieved 2016-09-17.
^ P. Schmid and A. Roos (2010). "AES-NI Performance Analyzed". Tom's Hardware. Retrieved 2010-08-10.
^ T. Krovetz, W. Dai (2010). "How to get fast AES calls?". Crypto++ user group. Retrieved 2010-08-11.
^ "Crypto++ 5.6.0 Pentium 4 Benchmarks". Crypto++ Website. 2009. Archived from the original on 19 September 2010. Retrieved 2010-08-10.
^ "NonStop SSH Reference Manual". Retrieved 2020-04-09.
^ "NonStop cF SSL Library Reference Manual". Retrieved 2020-04-09.
^ "BackBox H4.08Tape Encryption Option". Retrieved 2020-04-09.
^ "Intel Advanced Encryption Standard Instructions (AES-NI)". Intel. March 2, 2010. Archived from the original on 7 July 2010. Retrieved 2010-07-11.
^ "AES-NI enhancements to NSS on Sandy Bridge systems". 2012-05-02. Retrieved 2012-11-25.
^ "System Administration Guide: Security Services, Chapter 13 Solaris Cryptographic Framework (Overview)". Oracle. September 2010. Retrieved 2012-11-27.
^ "FreeBSD 8.2 Release Notes". FreeBSD.org. 2011-02-24. Archived from the original on 2011-04-12. Retrieved 2011-12-18.
^ OpenSSL: CVS 웹 인터페이스
^ "Cryptographic Backend (GnuTLS 3.6.14)". gnutls.org. Retrieved 2020-06-26.
^ "AES-GCM in libsodium". libsodium.org.
^ "Hardware Acceleration". www.veracrypt.fr.
^ "aes - The Go Programming Language". golang.org. Retrieved 2020-06-26.
^ Shimpi, Anand Lal. "The Clarkdale Review: Intel's Core i5 661, i3 540 & i3 530". www.anandtech.com. Retrieved 2020-06-26.
^ Saarinen, Markku-Juhani O. (17 April 2020). "mjosaarinen/sm4ni: Demonstration that AES-NI instructions can be used to implement the Chinese Encryption Standard SM4". GitHub.
^ Kivilinna, Jussi (2013). Block Ciphers: Fast Implementations on x86-64 Architecture (PDF) (M.Sc.). University of Oulu. pp. 33, 42. Retrieved 2017-06-22.

외부 링크

인텔 Advanced Encryption Standard Instructions (AES-NI)
인텔 AES 명령어 세트 화이트 페이퍼 (2.93 MiB, PDF)

[3] 이 명령은 32비트 워드 4개에 대한 AES 키 확장의 병렬 하위 표현식 4개를 비트 X[127:96](i $i=3$ { $displaystyle$ i $=3$ }의 $i=3$ $i=3$ 경우) 및 X[63:32](i $i=1$ $i=1$ { $displaystyle$ i $=1}$ 의 $i=1$ $i=1$ 에만)의 이중 쿼드워드(SSE 레지스터라고도 함)로 계산합니다.2개의 병렬 AES S박스 $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ $Y_{0}=SubWord(X_{1})$ ( $Y_{0}=SubWord(X_{1})$ ) { $displaystyle Y_{0$ } = $SubWord (X_{1})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ 2 $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ ( $Y_{2}=SubWord(X_{3})$ $Y_{2}=SubWord(X_{3})$ ) $Y_{2}=SubWord(X_{3})$ { $displaystyle Y_{$ 2} = $SubWord (X_3)$ $가$ AES {3} 에서 $Y_{2}=SubWord(X_{3})$ 사용됩니다. $d(X_{1})\oplus rcon$ } 및 Y 3 $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ R $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ o $Y_{1}=RotWord(SubWord(X_{1}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ d ( $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ u $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ ( X $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ ) $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r r c $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ r c $Y_{3}=RotWord(SubWord(X_{3}))\oplus rcon$ n ( \ $displaystyle Y$ _ {3} = $RotWord$ ( $SubWord$ ( $X_{3$ } ) \ 、 AES-192 )\ 、 d d d d d d d d d d d d d d d d d d d d d d d d d d d Rconn

[1] "Intel Software Network". Intel. Archived from the original on 7 April 2008. Retrieved 2008-04-05.

[2] Shay Gueron (2010). "Intel Advanced Encryption Standard (AES) Instruction Set White Paper" (PDF). Intel. Retrieved 2012-09-20.

[4] "Intel Product Specification Advanced Search". Intel ARK.

[5] Shimpi, Anand Lal. "The Sandy Bridge Review: Intel Core i7-2600K, i5-2500K and Core i3-2100 Tested".

[6] "Intel Product Specification Comparison".

[7] "AES-NI support in TrueCrypt (Sandy Bridge problem)".

[8] "Some products can support AES New Instructions with a Processor Configuration update, in particular, i7-2630QM/i7-2635QM, i7-2670QM/i7-2675QM, i5-2430M/i5-2435M, i5-2410M/i5-2415M. Please contact OEM for the BIOS that includes the latest Processor configuration update".

[9] "Intel Core i3-2115C Processor (3M Cache, 2.00 GHz) Product Specifications".

[10] "Intel Core i3-4000M Processor (3M Cache, 2.40 GHz) Product Specifications".

[11] "Following Instructions". AMD. November 22, 2010. Archived from the original on November 26, 2010. Retrieved 2011-01-04.

[12] Dan Anderson (2011). "SPARC T4 OpenSSL Engine". Oracle. Retrieved 2012-09-20.

[13] Richard Grisenthwaite (2011). "ARMv8-A Technology Preview" (PDF). ARM. Archived from the original (PDF) on 2018-06-10. Retrieved 2012-09-20.

[14] "AMD Geode LX Processor Family Technical Specifications". AMD.

[15] "VIA Padlock Security Engine". VIA. Retrieved 2011-11-14.

[openwrt-16] OpenWRT.org 암호화 하드웨어 액셀러레이터

[17] "VIA Eden-N Processors". VIA. Archived from the original on 2011-11-11. Retrieved 2011-11-14.

[18] "VIA C7 Processors". VIA. Retrieved 2011-11-14.

[19] "Arm Architecture Reference Manual Armv8, for Armv8-A architecture profile". ARM. 22 January 2021.

[20] "Security System/Crypto Engine driver status". sunxi.montjoie.ovh.

[21] "Linux Cryptographic Acceleration on an i.MX6" (PDF). Linux Foundation. February 2017. Archived from the original (PDF) on 2019-08-26. Retrieved 2018-05-02.

[22] "Cryptographic module in Snapdragon 805 is FIPS 140-2 certified". Qualcomm.

[23] "RK3128 - Rockchip Wiki". Rockchip wiki. Archived from the original on 2019-01-28. Retrieved 2018-05-02.

[24] "The Samsung Exynos 7420 Deep Dive - Inside A Modern 14nm SoC". AnandTech.

[25] "Sipeed M1 Datasheet v1.1" (PDF). kamami.pl. 2019-03-06. Retrieved 2021-05-03.

[26] "ESP32 Series Datasheet" (PDF). www.espressif.com. 2021-03-19. Retrieved 2021-05-03.

[27] "ESP32-C3 WiFi & BLE RISC-V processor is pin-to-pin compatible with ESP8266". CNX-Software. Retrieved 2020-11-22.

[28] "BL602-Bouffalo Lab (Nanjing) Co., Ltd". www.bouffalolab.com. Retrieved 2021-05-03.

[29] "Power ISA™ Version 2.07 B". Retrieved 2022-01-07.

[30] "IBM System z10 cryptography". IBM. Retrieved 2014-01-27.

[31] "Using the XMEGA built-in AES accelerator" (PDF). Retrieved 2014-12-03.

[32] "Cavium Networks Launches Industry's Broadest Line of Single and Dual Core MIPS64-based OCTEON Processors Targeting Intelligent Next Generation Networks". Archived from the original on 2017-12-07. Retrieved 2016-09-17.

[33] P. Schmid and A. Roos (2010). "AES-NI Performance Analyzed". Tom's Hardware. Retrieved 2010-08-10.

[34] T. Krovetz, W. Dai (2010). "How to get fast AES calls?". Crypto++ user group. Retrieved 2010-08-11.

[35] "Crypto++ 5.6.0 Pentium 4 Benchmarks". Crypto++ Website. 2009. Archived from the original on 19 September 2010. Retrieved 2010-08-10.

[36] "NonStop SSH Reference Manual". Retrieved 2020-04-09.

[37] "NonStop cF SSL Library Reference Manual". Retrieved 2020-04-09.

[38] "BackBox H4.08Tape Encryption Option". Retrieved 2020-04-09.

[39] "Intel Advanced Encryption Standard Instructions (AES-NI)". Intel. March 2, 2010. Archived from the original on 7 July 2010. Retrieved 2010-07-11.

[40] "AES-NI enhancements to NSS on Sandy Bridge systems". 2012-05-02. Retrieved 2012-11-25.

[41] "System Administration Guide: Security Services, Chapter 13 Solaris Cryptographic Framework (Overview)". Oracle. September 2010. Retrieved 2012-11-27.

[42] "FreeBSD 8.2 Release Notes". FreeBSD.org. 2011-02-24. Archived from the original on 2011-04-12. Retrieved 2011-12-18.

[43] OpenSSL: CVS 웹 인터페이스

[44] "Cryptographic Backend (GnuTLS 3.6.14)". gnutls.org. Retrieved 2020-06-26.

[45] "AES-GCM in libsodium". libsodium.org.

[46] "Hardware Acceleration". www.veracrypt.fr.

[47] "aes - The Go Programming Language". golang.org. Retrieved 2020-06-26.

[48] Shimpi, Anand Lal. "The Clarkdale Review: Intel's Core i5 661, i3 540 & i3 530". www.anandtech.com. Retrieved 2020-06-26.

[49] Saarinen, Markku-Juhani O. (17 April 2020). "mjosaarinen/sm4ni: Demonstration that AES-NI instructions can be used to implement the Chinese Encryption Standard SM4". GitHub.

[50] Kivilinna, Jussi (2013). Block Ciphers: Fast Implementations on x86-64 Architecture (PDF) (M.Sc.). University of Oulu. pp. 33, 42. Retrieved 2017-06-22.

[1]

[2]

[note 1]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[19]

[20]

[21]

[22]

[23]

[24]

[25]

[26]

[27]

[28]

[29]

[30]

[31]

[32]

[33]

[34]

[35]

[36]

[37]

[38]

[39]

[40]

[41]

[42]

[43]

[44]

[45]

[46]

[47]

[48]

[49]

v t 인텔(R) 테크놀로지
플랫폼	센트리노 Centrino 2 비브 중앙의 태블릿 카루브 울트라북 스컬트레일 하지 않다 갈릴레오 에디슨 퀴리
단종	공통 구성 요소 멀티프로세서 사양 인텔 커뮤니케이션 스트리밍 아키텍처 인텔 인보드 386 인텔 Play MMC-1 MMC-2
현재의	프로그램 가능한 고급 인터럽트 컨트롤러 CNVi 인텔 터보 부스트 vPro 인텔 시큐어 키 인텔 매니지먼트 엔진 액티브 관리 테크놀로지 AMT 버전 고대역폭 디지털 콘텐츠 보호 고품질 오디오 허브 아키텍처 고속 스토리지 테크놀로지 Speed Step 시리얼 디지털 비디오 출력 호스트 임베디드 컨트롤러 인터페이스 하이퍼스레딩 옴니패스 플랫폼 환경 제어 인터페이스 QuickPath 인터커넥트 플랫폼 컨트롤러 허브 시스템 관리 버스 썬더볼트 울트라 패스 인터커넥트
근일	실리콘 포토닉스 링크

v t 명령 집합 확장 기능
SIMD(RISC)	알파 MVI 팔 네온 스베 MIPS MDMX MIPS-3D MXU MIPS SIMD PA-RISC 맥스. 전원 ISA VMX SPARC 표시
SIMD(x86)	MMX(1996년) 3DNow! (1998년) SSE(1999년) SSE2(2001) SSE3(2004) SSSE3 (2006) SSE4 (2006) SSE5 ~~(2007)~~ AVX(2008) F16C (2009) XOP(2009) FMA (FMA4: 2011, FMA3: 2012) AVX2 (2013) AVX-512 (2015) AMX (2022)
비트 조작	BMI (ABM: 2007, BMI1: 2012, BMI2: 2013, TBM: 2012) ADX (2014)
압축된 명령어	슈퍼H^{[필요한 건]} 엄지 MIPS16e ASE RVC
보안 및 암호화	PadLock (2003) AES-NI (2008); ARMv8에는 AES 명령도 있습니다. CLMUL (2010) RDRAND (2012) SHA (2013) MPX (2015) SGX (2015)
트랜잭션 메모리	TSX (2013) ASF
가상화	VT-x (2005) AMD-V (2006) VT-d(AMD-Vi)
일시 중단된 확장의 날짜가 ~~지워집니다~~.

v t 블록 암호(보안 요약)
흔한 알고리즘	AES 복어 DES(내부 메커니즘, 트리플 DES) 뱀 투피시
일반적이지 않다 알고리즘	아리아 동백 CAST-128 고스트 아이디어 리아 RC2 RC5 RC6 시드 스킵잭 티 XTEA
다른. 알고리즘	3방향 아켈라레 아누비스 베이스킹 베이스오매틱스 배턴 곰과 사자 CAST-256 키아스무스 CIKS-1 암호 장치 A 암호 장치 클레피아 CMEA 코브라 코코넛98 게 크립토메리아/C2 크립톤 CS-Cipher 우리 모두 동의한거다. DES-X DFC E2 장황 FEA-M 개구리 G-DES 그랜드크루 서시 푸딩 암호 히에로크립트 얼음 아이디어 NXT 인텔 캐스케이드 암호 이라크어 칼리나 카스미 키록 카자드 쿠푸와 카프레 KN-암호화 쿠즈니예치크 사다리-DES LOKI(97, 89/91) 루시퍼 M6 M8 맥거핀 마드리가 마젠타 마스 자비 메쉬 미스티1 MMB 멀티 멀티 스왑 새 데이터 봉인 새로운 DES 님버스 동작하지 않다 누시 현재의. 왕자님 Q 리도크 레드 파이크 S-1 안전. 새빌 SC2000 샤카루 상어 사이먼 SM4 스펙 스펙터-H64 광장 SXAL/MBAL 스리피쉬 트레이퍼 UES xmx XXTEA 조디악
설계.	파이스텔 네트워크 주요 일정 라이-매시 방식 제품 암호 S박스 P박스 SPN 혼란과 확산 눈사태 효과 블록 크기 키 크기 키 화이트닝(화이트 변신)
공략 (분석)	브루트포스(EFF DES 크래커) MITM 바이클리크 공격 3 서브셋의 MITM 공격 선형(필링업 보조항) 차동 무리다 잘렸다 고차 미분-선형 식별(known-known-key 적분/제곱 부메랑 모뎀 관련 키 미끄러지다 회전 사이드 채널 타이밍. 전원 감시 전자파 음향 차동 장애 XSL 보간법 파티셔닝 고무호스 블랙백 데이비스 리바운드 약한 키 타우 카이-제곱 시간/메모리/데이터 트레이드오프
표준화	AES 프로세스 암호화 네시
이용률	초기화 벡터 동작 모드 패딩

Search

AES 명령 세트

네임스페이스

더

목차

x86 아키텍처 프로세서

지침들

인텔(R)

AMD

다른 아키텍처에서의 하드웨어 액셀러레이션

x86 CPU 지원

ARM 아키텍처

RISC-V 아키텍처

POWER 아키텍처

IBM z/아키텍처

기타 아키텍처

성능

지원 소프트웨어

「」를 참조해 주세요.

메모들

레퍼런스

외부 링크

Search

AES 명령 세트

x86 아키텍처 프로세서

지침들

인텔(R)

AMD

다른 아키텍처에서의 하드웨어 액셀러레이션

x86 CPU 지원

ARM 아키텍처

RISC-V 아키텍처

POWER 아키텍처

IBM z/아키텍처

기타 아키텍처

성능

지원 소프트웨어

「 」를 참조해 주세요.

메모들

레퍼런스

외부 링크

「」를 참조해 주세요.