SSE5

SSE5

SSE5(Streaming SIMD Extensions 버전 5의 줄임말)는 AMD64 아키텍처의 128비트 SSE 코어 명령의 보충으로서 2007년 8월 30일에 AMD가 제안한 SIMD 명령 세트 확장입니다.

AMD는 당초의 제안대로 SSE5를 실장하지 않았습니다.2009년 5월에 AMD는 SSE5를 XOP, FMA4, F16C라는 이름의 3개의 작은 명령어 세트 확장자로 대체했습니다.이 확장자는 SSE5의 제안된 기능을 유지하지만 인텔의 제안된 AVX 명령어 세트와의 호환성을 높이기 위해 명령어를 다르게 인코딩합니다.

SSE5에서 파생된 3개의 명령 세트는 2011년 10월에 32nm [1]공정으로 출시된 Buldozer 프로세서 코어에 도입되었습니다.

호환성.

AMD의 SSE5 확장 번들에는 인텔의 SSE4 명령어가 모두 포함되어 있지 않기 때문에 후속 제품이 아닌 SSE4와 경쟁하고 있습니다.

이로 인해 소프트웨어 개발이 복잡해집니다.프로그램이 CPUID 명령을 사용하여 명령 집합 확장자의 존재 여부를 테스트한 후 해당 명령에 따라 올바르게 기능하는 코드 경로를 입력하는 것이 좋습니다.이식성을 최대화하기 위해 최적화된 애플리케이션에는 (어느 벤더의) 오래된 프로세서와의 호환성을 위한 기본 코드 경로, SSE4 또는 AVX를 이용하여 개별적으로 최적화된 인텔 코드 경로 및 SSE5를 이용하여 개별적으로 최적화된 AMD 코드 경로가 필요합니다.

이러한 급증에 따라 인텔과 AMD 프로세서 간의 벤치마크에서는 기반이 되는 플랫폼의 강도가 아니라 다양한 코드 패스의 지능 또는 구현 품질을 반영하고 있습니다.

SSE5 확장

제안된 SSE5 명령어 세트는 170개의 명령어(기본 명령어 46개 포함)로 구성되었으며, 그 중 다수는 싱글 스레드 성능을 향상시키도록 설계되었습니다.일부 SSE5 명령은 3-operand 명령으로 구성되며, 이를 사용하면 x86 [2]코드로 달성할 수 있는 사이클당 평균 명령 수가 증가합니다.선택한 새 지침은 다음과 같습니다.[3]

  • multiply–accumulate(FMACxx)지시Fused
  • 정수multiply–accumulate(IMAC, IMADC)지시하고 있다.
  • Permutation(PPERM, PERMPx)과 조건부 움직임(PCMOV)지시하고 있다.
  • 신중함 제어, 체포, 및 전환 지시하고 있다.

AMDSSE5 고성능 컴퓨팅(HPC), 멀티 미디어 컴퓨터 보안 애플리케이션은 특히 고급 암호화 표준(AdvancedEncryptionStandard)암호화에5x 성능 이득 및 이산 코사인 변환(디지털 통신 단말기)비디오 스트림 처리하는 데 대한 30%성능 이득 등 극적인 성능 발전을 제공할 것이라고 주장한다.[2]

대한 자세한 내용은, 명령은 나중에 나뉘어 가져오거나 설정한 협의.

  • XOP:SSE5 명령어 집합의 대부분의 개정
  • FMA3:Floating-point 벡터 multiply–accumulate.
  • F16C:Half-precision 부동 소수 점 변환.

2009년 개정판

그 SSE5 사양 x86명령의 일반적인 부호화 방식에 주문 지시 이상 두개의 연산 수 있도록 허용하는 제안된 연장 포함했다.2008년 인텔의 계획된 전용 AVX명령보다 더 많은 두개의 연산 수로 교육 코딩의 다른 방식을 제안했다를 세웠다고 발표했다.비록 전용 AVX계획 승인:가장 중요한 것은, 전용 AVX미래 확장을 위한 공간의 더 큰 벡터 크기 등 많은 양이 있으면 SSE5 계획에 비해 분명히 장점이 있습니다. 그 두 제안된 코딩 제도 SSE5과 전용 AVX, 상호, 양립할 수 없는 있다.

2009년 5월 AMD는 계획된 미래 지침을 위한 수정된 규격을 출판했다.이 개정안이지만, 다른 접두사 바이트로 지침 AMD와 설명서는 인텔이 도입된 도입된 사이의 오버랩을 피하기 위해 부호화 방식은 전용 AVX구성표와 호환성을로 변하는 것이다.

개정된 명령이 없longer 설정한 이름 SSE5는 오해의 소지가 많다는 이유로 없었으나 이번 개정에서 명령의 대부분의 기능적으로 원본 SSE5에 specification—only 지침을 코딩되어 있습니다. 그 방식은 나와 다른 비난을 받아 왔다를 운반한다.는 AMD명령으로 그 계획된 추가 사항:3하위 집합으로 이루어져 있다.

  1. XOP: 정수 벡터 곱셈-누적 명령, 정수 벡터 수평 덧셈, 정수 벡터 비교, 시프트 및 회전 명령, 바이트 순열 및 조건부 이동 명령, 부동 소수점 추출.
  2. FMA4: 부동소수점 벡터 곱셈-누적.
  3. F16C: 반정밀 부동소수점 변환.

이러한 새로운 명령어세트에는 128비트에서 256비트까지의 벡터사이즈 확장에 대한 지원이 포함됩니다.이러한 예비 사양에서는, 불도저 프로세서가 256비트 벡터 레지스터(YMM 레지스터)[4]를 서포트할지는 불명확합니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Hruska, Joel (November 14, 2008). "AMD Fusion now pushed back to 2011". Ars Technica.
  2. ^ a b Vance, Ashlee (August 30, 2007). "AMD plots single thread boost with x86 extensions". The Register.
  3. ^ "128-Bit SSE5 Instruction Set". AMD Developer Central. Archived from the original on January 15, 2008. Retrieved January 28, 2008.
  4. ^ "AMD64 Architecture Programmer's Manual Volume 6: 128-Bit and 256-Bit XOP and FMA4 Instructions" (PDF). AMD. May 1, 2009.

외부 링크