65 nm 프로세스

반도체 장치 조작
MOSFET 스케일링 (프로세스 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020
미래. 003 nm ~2023년 002 nm ~2024년
반노드 밀도 CMOS 디바이스(멀티게이트) 무어의 법칙 트랜지스터 카운트 반도체 산업 나노일렉트로닉스
v t

65 nm 프로세스는 볼륨 CMOS(MOSFET) 반도체 제조에 사용되는 고도의 리소그래피 노드입니다.인쇄된 라인 폭(트랜지스터 게이트 길이)은 명목상 65nm 프로세스에서 25nm까지 도달할 수 있지만, 두 라인 사이의 피치는 130nm보다 ^[1]클 수 있습니다.비교를 위해 세포 리보솜은 엔드 투 엔드로 약 20 nm입니다.벌크 실리콘의 결정은 0.543 nm의 격자 상수를 가지므로 이러한 트랜지스터는 대략 100개의 원자가 직경입니다.도시바와 소니는 2002년 ^[2]65nm 공정을 발표했고,^[3] 후지쯔와 도시바는 2004년 생산을 시작했으며,^[4] TSMC는 2005년부터 생산을 시작했다.2007년 9월까지 인텔, AMD, IBM, UMC 및 Chartered도 65 nm 칩을 생산하고 있었습니다.

피처 사이즈는 65nm 이하로 그릴 수 있지만 리소그래피에 사용되는 빛의 파장은 193nm와 248nm입니다.서브파장 기능을 제작하려면 광학 근접 보정 및 위상 편이 마스크와 같은 특수 이미징 기술이 필요합니다.이러한 기술의 비용은 기술 노드가 발전할 때마다 기하급수적으로 증가하는 등 하위 파장 반도체 제품 제조 비용을 크게 증가시킵니다.또한 최소 피치로 인쇄해야 하는 마스크 층의 수가 증가하고 기술의 최첨단에서 여러 층을 인쇄함으로써 수율이 감소함에 따라 이러한 비용이 배가됩니다.새로운 집적회로 설계의 경우, 이는 프로토타이핑 및 생산 비용에 영향을 미칩니다.

또 다른 중요한 치수인 게이트 두께는 1.2nm(Intel)로 줄어듭니다.소수의 원자만이 트랜지스터의 "스위치" 부분을 절연하여 트랜지스터를 통해 전하가 흐르게 합니다.이 바람직하지 않은 영향인 누출은 양자 터널링에 의해 발생합니다.고전압 게이트 유전체의 새로운 화학작용을 기판 바이어스 및 다중 임계값 전압 등의 기존 기술과 결합하여 누출이 과도하게 전력을 소비하는 것을 방지해야 합니다.

2002년, 2004년 및 2005년 인텔의 IEDM 논문에서는 트랜지스터 사이즈가 기타 기능 치수와 함께 확장되지 않는 업계 동향에 대해 설명하고 있습니다(게이트 폭은 220nm에서 210nm로 변경되었을 뿐이며 90nm에서 65nm 테크놀로지로 변경되었을 뿐입니다).그러나 인터커넥트(메탈 및 폴리피치)는 계속 줄어들기 때문에 칩 면적과 칩 비용을 줄일 수 있을 뿐만 아니라 트랜지스터 간의 거리가 짧아지기 때문에 이전 노드에 비해 더 복잡한 고성능 장치가 탄생합니다.

예:후지쯔 65 nm 프로세스

• 게이트 길이: 30 nm(고성능)~50 nm(저전력)
• 코어 전압: 1.0 V
• 11 초저유전체로 나노고화 실리카를 이용한 상호접속층(cu interconnect layer) (θ=2.25)
• 금속 1 피치: 180 nm
• 니켈 실리사이드 소스/드레인
• 게이트 산화물 두께: 1.9nm(n), 2.1nm(p)

이 프로세스에는 실제로는 고성능에 초점을 맞춘 CS200과 저전력에 초점을 맞춘 CS200A의 2가지 버전이 있습니다.

^[5][6]

65 nm 제조 기술을 사용하는 프로세서

• Sony/Toshiba EE+GS (PS2 )^[7] - 2005
• 인텔 Core – 2006-01-05
• 인텔 Pentium 4 (Cedar Mill)– 2006-01-16
• 인텔 Pentium D 900 시리즈– 2006-01-16
• 인텔 Xeon (Sossaman)– 2006-03-14
• 인텔 Celeron D (Cedar Mill 코어)– 2006년 5월 28일
• 인텔 Core 2 – 2006-07-27
• AMD Athlon 64 시리즈 (Lima부터)– 2007-02-20
• AMD Turion 64 X2 시리즈 (Tyler 이후)– 2007년 5월 7일
• Microsoft Xbox 360 "Falcon" CPU – 2007-09
• NVIDIA GeForce 8800GT GPU – 2007-10-29
• Sony/Toshiba/IBM 셀 (PlayStation 3) (갱신 완료)– 2007-10-30
• Sun UltraSPARC T2 – 2007 ~10
• AMD Phenom 시리즈
• IBM의 z10
• Microsoft Xbox 360 "Opus" CPU – 2008
• TI OMAP 3 패밀리^[8]– 2008-02
• VIA Nano – 2008-05
• AMD Turion Ultra – 2008-06^[9]
• Microsoft Xbox 360 "Jasper" CPU – 2008– 10
• Loongson – 2009
• 니콘 Expeed 2 – 2010
• MCST Elbrus 4C – 2014^[10]
• SRISA 1890VM9Ya – 2016^[11]

레퍼런스

원천

• "Intel to cut Prescott leakage by 75% at 65nm". The Register. August 31, 2004. Retrieved August 25, 2007.
• Yonah 코어 Pentium M, IDF Spring 2005, Extreme 엔지니어링 샘플기술
• "AMD's 65 nano silicon ready to roll". The Inquirer. September 2, 2005. Archived from the original on November 25, 2005. Retrieved August 25, 2007.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)

선행 90 nm

모스펫 제조 공정

에 의해 성공자 45 nm