디지털 타이밍 다이어그램

Digital timing diagram

디지털 타이밍 다이어그램은 시간 영역에 있는 신호 집합을 나타내는 것이다.타이밍 다이어그램은 많은 행을 포함할 수 있으며, 보통 그 중 하나가 시계다.디지털 전자제품, 하드웨어 디버깅, 디지털 통신 등에 흔히 쓰이는 툴이다.타이밍 관계에 대한 전체적인 설명을 제공하는 것 외에도, 디지털 타이밍 다이어그램은 디지털 로직 위험을 찾고 진단하는 데 도움이 될 수 있다.

다이어그램 규약

대부분의 타이밍 다이어그램은 다음과 같은 규칙을 사용한다.

  • 더 높은 값은 논리적인 값이다.
  • 낮은 값은 로직 0이다.
  • 높음과 낮음을 표시하는 슬롯은 데이터 라인에서 또는 (예:)
  • Z는 고임피던스를 나타낸다.
  • 회색으로 표시된 슬롯은 신경 쓰지 않거나 확실하지 않은 슬롯이다.

예: SPI 버스 타이밍

직렬 주변 인터페이스 버스의 타이밍 다이어그램

오른쪽의 타이밍 다이어그램 예는 SPI(Serial Peripheral Interface) 버스를 설명한다.대부분의 SPI 마스터 노드는 데이터에 대해 클럭 극성(CPOL)과 클럭 위상(CPHA)을 설정할 수 있는 기능을 가지고 있다.이 타이밍 다이어그램은 CPOL 값과 CPHA의 각 값에 대한 두 데이터 라인 값(MISO & MOSI)에 대한 클럭을 보여준다.CPHA=1일 경우 데이터는 1/2 클럭 사이클로 지연된다는 점에 유의하십시오.

SPI는 다음과 같은 방식으로 작동한다.

  • 마스터는 적절한 CPOL 및 CPHA 값을 결정한다.
  • 마스터가 특정 슬레이브 칩에 대한 슬레이브 선택(SS) 라인을 아래로 당김
  • 마스터 클럭 SCK를 특정 주파수로 표시
  • 각 8개 클럭 사이클 동안 전송은 전이중:
    • 마스터는 MOSI 라인에 글을 쓰고 MISO 라인을 읽는다.
    • 노예는 MISO 라인에 글을 쓰고 MOSI 라인을 읽는다.
  • 완료되면 마스터가 다른 바이트 전송을 계속하거나 SS를 높이 당겨 전송을 종료할 수 있음

노예의 SS 라인이 높을 때, 노예의 MISO 라인과 MOSI 라인은 다른 노예로의 전송에 지장을 주지 않도록 높은 임피던스가 되어야 한다.SS를 낮게 당기기 전에 MISO & MOSI 라인은 고임피던스에 대해 "z"로 표시된다.또한 SS가 낮게 당겨지기 전에 "사이클 #" 행은 의미가 없으며 회색으로 표시된다.

CPHA=1의 경우 MISO 및 MOSI 라인은 첫 번째 클럭 에지 이후까지 정의되지 않으며 그 전에 회색으로 표시되기도 한다.

보다 일반적인 타이밍 다이어그램에는 단일 클럭과 수많은 데이터 라인이 있다.

외부 링크

  • Waverom은 온라인 타이밍 다이어그램 편집기 입니다.
  • Waves Editor에는 Windows 바이너리가 있다.