인텔 Core (마이크로아키텍처)

Intel Core (microarchitecture)
인텔 Core 로서 브랜드가 되어 있는 인텔 프로세서에 대해서는, 인텔 Core 를 참조해 주세요.
인텔 Core
일반 정보
개시.2006년 6월 26일, 16년 전(2006년 6월 26일) (Xeon)
2006년 7월 27일, 16년 전(2006년 7월 27일) (코어 2)
성능
최대 CPU 클럭 속도933MHz~3.5GHz
FSB 속도533 MT/s ~1600 MT/s
캐시
L1 캐시코어당 64KB
L2 캐시2개의 코어당 0.5~6 MB
L3 캐시8 MB~16 MB 공유(Xeon 7400)
아키텍처 및 분류
테크놀로지 노드65 nm ~ 45 nm
아키텍처x86-64
마이크로아키텍처핵심
지침들x86, x86-64
내선번호
물리 사양
트랜지스터
  • 105 ~ 582 M (65 nm)
    228 ~ 1900 M (45 nm)
코어
  • 1~4 (2~6 Xeon)
소켓
제품, 모델, 변종
모델
  • P6 패밀리 (Celeron, Pentium, Pentium 듀얼코어, Core 2 레인지, Xeon)
역사
전임자넷버스트
확장판 Pentium M (P6)
후계자펜린(체크 표시)
(Core 버전)
Nehalem(톡)

인텔 Core 마이크로아키텍처(가칭 차세대 마이크로아키텍처,[1] Merom)[2]는 인텔이 2006년 중반에 출시한 멀티코어 프로세서 마이크로아키텍처입니다.1995년 Pentium Pro에서 시작된 P6 마이크로아키텍처 시리즈의 이전 버전인 Yonah보다 크게 진화한 것입니다.또, NetBurst 마이크로 아키텍쳐(architecture)를 대체했습니다.이 아키텍처는 높은 클럭 레이트로 설계된 비효율적인 파이프라인으로 인해 높은 전력 소비와 열 강도에 시달렸습니다.2004년 초, 새로운 버전의 NetBurst(Prescott)는 경쟁사의 퍼포먼스에 필요한 클럭에 도달하기 위해 매우 높은 전력을 필요로 했기 때문에 듀얼/멀티코어 CPU로의 이행에는 적합하지 않았습니다.2004년 5월 7일, 인텔은 다음 [3]NetBurst의 취소를 확인했습니다.인텔은 2001년부터 [2]펜티엄 M의 64비트 진화 버전인 메롬을 개발하여 데스크톱 컴퓨터와 서버에서 NetBurst를 대체하여 모든 시장 세그먼트로 확장하기로 결정했습니다.Pentium M으로부터 짧고 효율적인 파이프라인을 선택할 수 있는 것을 계승해, NetBurst의 [a]높은 클럭에는 이르지 못했지만, 뛰어난 퍼포먼스를 실현했습니다.

이 아키텍처를 사용한 최초의 프로세서는 코드명 「Merom」, 「Conroe」, 및 「Woodcrest」입니다.Merom은 모바일 컴퓨팅용, Conroe는 데스크톱 시스템용, Woodcrest는 서버 및 워크스테이션용입니다.3개의 프로세서라인은 구조적으로는 동일하지만 사용되는 소켓, 버스 속도 및 소비전력이 다릅니다.최초의 Core 베이스의 데스크탑·모바일·프로세서는 Core 2라고 하는 브랜드가 되어, 후에 보급형 Pentium 듀얼 코어, Pentium, 및 Celeron의 브랜드로 확대되었습니다.서버와 워크스테이션의 Core 베이스의 프로세서는 Xeon이라고 하는 브랜드가 되었습니다.

특징들

코어 마이크로아키텍처는 이전 NetBurst 마이크로아키텍처인 Pentium 4 및 D [4]브랜드 CPU와 비교하여 낮은 클럭 레이트로 돌아가 사용 가능한 클럭 사이클과 전력 소비율을 모두 향상시켰습니다.코어 마이크로아키텍처는 보다 효율적인 디코딩 단계, 실행 장치, 캐시 및 버스를 제공하여 Core 2 브랜드 CPU의 전력 소비를 줄이면서 처리 능력을 높입니다.인텔의 CPU는 CPU의 소비전력을 클럭 레이트, 아키텍처, 반도체 프로세스에 따라 크게 변화하고 있습니다.

이전의 NetBurst CPU와 같이, 코어 베이스의 프로세서는, 복수의 코어와 하드웨어 가상화 서포트(인텔 VT-x 로서 판매), 인텔 64 및 SSE3 를 갖추고 있습니다.다만, 코어 베이스의 프로세서는, Pentium 4 프로세서의 하이퍼스레딩 테크놀로지를 탑재하고 있지 않습니다.이는 코어 마이크로아키텍처가 Pentium Pro, II, III 및 M에서 사용되는 P6 마이크로아키텍처를 기반으로 하기 때문입니다.

64KB L1 캐시/코어(32KB L1 데이터 + 32KB L1 명령)의 코어 마이크로 아키텍처의 L1 캐시는 Pentium II/II의 32KB(16KB L1 데이터 + 16KB L1 명령)에서 Pentium M과 같은 크기입니다.컨슈머 버전에는 Pentium 4 Extreme Edition의 Gallatin 코어와 마찬가지로 L3 캐시가 없지만 Core 기반 Xeons의 하이엔드 버전에만 존재합니다.L3 캐시와 하이퍼스레딩 모두 Nehalem 마이크로아키텍처의 컨슈머 라인에 다시 도입되었습니다.

로드맵

주요 기사:인텔 틱톡


테크놀로지

인텔 Core 마이크로아키텍처

코어 마이크로아키텍처는 주요한 아키텍처 리비전이지만, 일부는 인텔·[5]이스라엘이 설계한 Pentium M 프로세서·패밀리에 근거하고 있습니다.Core/Penryn의 파이프라인은 Prescott의 절반에도 못 미치는 14단계입니다[6].Penryn의 후계자인 Nehalem은 Core/[7][8]Penryn보다 브랜치 오심의 패널티가 2사이클 높다.P6, Pentium M 및 NetBurst 마이크로아키텍처의 3개의 IPC 기능에 비해 Core는 최대 4개의 사이클당 명령(IPC) 실행률을 유지할 수 있습니다.새로운 아키텍처는 공유 L2 캐시를 탑재한 듀얼 코어 설계로 와트당 퍼포먼스를 최대화하고 확장성을 향상시킵니다.

설계에 포함된 새로운 기술 중 하나는 매크로 옵스 퓨전(Macro-Ops Fusion)으로, 두 개의 x86 명령을 하나의 마이크로 조작으로 결합합니다.예를 들어, 비교와 같은 공통 코드 시퀀스와 조건부 점프는 단일 마이크로 op이 됩니다.다만, 이 테크놀로지는 64비트 모드에서는 동작하지 않습니다.

Core는 이전 [9]저장소보다 먼저 로드를 추측적으로 실행할 수 있습니다.

기타 새로운 테크놀로지에는 128비트 SSE 명령의 1사이클 스루풋(이전에는 2사이클)과 새로운 절전 설계가 포함됩니다.모든 컴포넌트는 최소 속도로 동작하며 필요에 따라 동적으로 속도를 높입니다(AMD의 Cool'n'Quiet 전력 절약 테크놀로지 및 인텔의 이전 모바일 프로세서의 SpeedStep 테크놀로지와 유사).이것에 의해, 칩은 발열을 억제해, 소비 전력을 최소한으로 억제할 수 있습니다.

대부분의 Woodcrest CPU에서 프론트 사이드 버스(FSB)는 1333 MT/s로 동작합니다.단, 로우엔드 1.60 및 1.66 GHz 모델에서는 [10][11]1066 MT/s로 축소됩니다.Merom 모바일 바리안트는 당초 667 MT/s의 FSB로 동작하는 것을 목표로 하고 있었습니다만, 800 MT/s의 FSB를 서포트하는 2차 Meroms는 2007년 5월에 다른 소켓을 갖춘 Santa Rosa 플랫폼의 일부로 출시되었습니다.데스크톱용 Conroe는 FSB가 800 MT/s 또는 1066 MT/s이며, 1333 MT/s 라인이 2007년 7월 22일에 정식으로 출시되었습니다.

이러한 프로세서의 소비전력은 매우 낮습니다.초저전압 모델에서는 평균 소비전력은 1 ~2와트입니다.Conroe 및 대부분의 Woodcrest에서는 열설계전력(TDP), 3.0GHz Woodcrest에서는 80와트, 저전압 Woodcrest에서는 40 또는 35와트입니다.이에 비해 2.2GHz AMD Opteron 875는HE 프로세서는 55와트의 전력을 소비하는 한편, 전력 절약성이 뛰어난 소켓 AM2 라인은 35와트의 열 엔벨로프에 들어갑니다(직접 비교가 되지 않는 다른 방법을 지정).모바일 베리안트인 Merom은 표준 버전의 경우 35와트 TDP, 초저전압([citation needed]ULV) 버전의 경우 5와트 TDP로 표시됩니다.

이전에 인텔은 로우 퍼포먼스가 아닌 전력 효율에 중점을 두겠다고 발표했습니다.다만, 2006년 봄의 인텔·디벨로퍼·포럼(IDF)에서는, 양쪽 모두의 광고가 행해졌습니다.약속된 수치는 다음과 같습니다.

  • 같은 전력 레벨에서 Merom의 퍼포먼스가 Core Duo에 비해 20% 향상
  • Pentium D에 비해 40% 적은 전력으로 40% 향상된 퍼포먼스
  • 기존 듀얼코어 Xeon과 비교하여 Woodcrest의 퍼포먼스가 35% 향상되었습니다.

프로세서 코어

코어 마이크로아키텍처의 프로세서는 코어 수, 캐시 크기 및 소켓에 따라 분류할 수 있습니다.이것들의 조합에는, 복수의 브랜드에 걸쳐 사용되는 고유의 코드명과 제품 코드가 있습니다.예를 들어 제품 코드 80557의 코드명 "Allendale"은 2개의 코어, 2MB L2 캐시를 가지며 데스크톱 소켓 775를 사용하지만 Celeron, Pentium, Core 2, Xeon으로 시판되고 있으며 각각 다른 기능 세트가 활성화되어 있습니다.대부분의 모바일 프로세서와 데스크톱 프로세서는 L2 캐시 크기가 다른 두 가지 모델로 제공되지만 제품 내 특정 L2 캐시 양은 생산 시 부품을 비활성화함으로써 줄일 수 있습니다.티거튼 듀얼코어와 더닝턴 QC를 제외한 모든 쿼드코어 프로세서는 두 개의 다이를 결합한 멀티칩 모듈이다.65 nm 프로세서의 경우 다이가 다른 프로세서에서 동일한 제품 코드를 공유할 수 있지만 사용되는 특정 정보는 스테핑에서 얻을 수 있습니다.

팹 코어 모바일. 데스크톱, UP 서버 CL 서버 DP 서버 MP 서버
싱글코어 65 nm 65 nm 1 메롬 L
80537		 콘로엘
80557
싱글코어 45 nm 45 nm 1 펜린 L
80585		 울프데일 CL
80588
듀얼코어 65 nm 65 nm 2 메롬-2M
80537		 메롬
80537		 알렌데일
80557		 콘로
80557		 콘로 CL
80556		 우드크레스트
80556		 티거튼 DC
80564
듀얼코어 45 nm 45 nm 2 펜린-3M
80577		 펜린
80576		 울프데일-3M
80571		 울프데일
80570		 울프데일 CL
80588		 울프데일-DP
80573
쿼드코어 65 nm 65 nm 4 켄츠필드
80562		 클로버타운
80563		 티거톤
80565
쿼드코어 45 nm 45 nm 4 펜린QC
80581		 요크필드-6M
80580		 요크필드
80569		 요크필드-CL
80584		 하퍼타운
80574		 더닝턴 QC
80583
6 코어 45 nm 45 nm 6 더닝턴
80582

Conroe/Merom(65 nm)

주요 기사:Conroe(마이크로프로세서)

원래의 Core 2 프로세서는 CPUID 패밀리6 모델 15로 식별 가능한 동일한 다이 기반의 프로세서입니다.구성 및 패키징에 따라 코드명은 Conroe(LGA 775, 4MB L2 캐시), Allendale(LGA 775, 2MB L2 캐시), Merom(소켓 M, 4MB L2 캐시) 및 Kentsfield(멀티칩 모듈, LGA 775, 2x2 캐시)입니다.Merom 및 Allendale 프로세서는 기능이 한정되어 있으며, Conroe, Allendale 및 Kentsfield도 Xeon 프로세서로 판매되고 있습니다.

이 모델에 기반한 프로세서의 추가 코드명은 Woodcrest(LGA 771, 4MB L2 캐시), Clovertown(MCM, LGA 771, 2×4MB L2 캐시), Tigerton(MCM, 소켓 604, 2×4MB L2 캐시)이며, 모두 Xeon 브랜드에서만 판매되고 있습니다.

프로세서 브랜드명 모델(리스트) 코어 L2 캐시 소켓 TDP
메롬-2M 모바일 Core 2 Duo U7xxxx 2 2 MB BGA479 10 W
메롬 L7xxx 4 MB 17 W
메롬
메롬-2M		 T5xxxx
T7xxxx		 2 ~ 4 MB 소켓 M
소켓 P
BGA479		 35 W
메롬 모바일 Core 2 Extreme X7xxxx 2 4 MB 소켓 P 44 W
메롬 셀레론 M 5x0 1 1 MB 소켓 M
소켓 P		 30 W
메롬-2M 5x5 소켓 P 31 W
메롬-2M Celeron 듀얼코어 T1xxxx 2 512 ~ 1024 KB 소켓 P 35 W
메롬-2M Pentium 듀얼코어 T2xxxx
T3xxx		 2 1 MB 소켓 P 35 W
알렌데일 Xeon 3xxx 2 2 MB LGA 775 65 W
콘로 3xxx 2 ~ 4 MB
콘로와
알렌데일		 Core 2 Duo E4xxx 2 2 MB LGA 775 65 W
E6xx0 2 ~ 4 MB
콘로 CL E6xx5 2 ~ 4 MB LGA 771
콘로-XE Core 2 Extreme X6xxxx 2 4 MB LGA 775 75 W
알렌데일 Pentium 듀얼코어 E2xxx 2 1 MB LGA 775 65 W
알렌데일 셀레론 E1xxx 2 512 KB LGA 775 65 W
켄츠필드 Xeon 32xx 4 2×4 MB LGA 775 95~105 W
켄츠필드 코어 2 쿼드 Q6xxx 4 2×4 MB LGA 775 95~105 W
켄츠필드 XE Core 2 Extreme QX6xxx 4 2×4 MB LGA 775 130 W
우드크레스트 Xeon 51xx 2 4 MB LGA 771 65 ~ 80 W
클로버타운 L53xx 4 2×4 MB LGA 771 40 ~ 50 W
E53xx 80 W
X53xx 120~150 W
티거튼 DC E72xx 2 2×4 MB 소켓 604 80 W
티거톤 L73xx 4 50 W
E73xx 2×2~2×4 MB 80 W
X73xx 2×4 MB 130 W

콘로-L/메롬-L

Conroe-L 및 Merom-L 프로세서는 Conroe 및 Merom과 동일한 코어를 기반으로 하지만 단일 코어와 1MB의 L2 캐시만 내장되어 있어 듀얼 코어 버전에 비해 프로세서의 생산 비용과 소비 전력을 대폭 절감할 수 있습니다.초저전압 Core 2 Solo U2xx 및 Celeron 프로세서에서만 사용되며 CPUID 패밀리6 모델 22로 식별됩니다.

프로세서 브랜드명 모델(리스트) 코어 L2 캐시 소켓 TDP
메롬 L 모바일 Core 2 Solo U2xxxx 1 2 MB BGA479 5.5 W
메롬 L 셀레론 M 5x0 1 512 KB 소켓 M
소켓 P		 27 W
메롬 L 5x3 512 ~ 1024 KB BGA479 5.5 ~ 10 W
콘로엘 셀레론 M 4x0 1 512 KB LGA 775 35 W
콘로 CL 4x5 LGA 771 65 W

펜린/울프데일(45 nm)

주요 기사: Penryn (마이크로 아키텍처)

인텔의 Tick-Tock 사이클에서는 2007/2008년의 「Tick」은 CPUID 모델 23으로서 코어 마이크로아키텍처를 45나노미터로 축소했습니다.Core 2 프로세서에서는 코드명 Penryn (Socket P), Wolfdale (LGA 775) 및 Yorkfield (MCM, LGA 775)와 함께 사용되며, 그 중 일부는 Celeron, Pentium 및 Xeon 프로세서로 판매됩니다.Xeon 브랜드에서는 2개 또는4개의 액티브한 Wolfdale 코어를 갖춘 LGA 771 기반의 MCM에 Wolfdale-DP 및 Harpertown 코드명이 사용됩니다.

아키텍처상 45 nm Core 2 프로세서는 SSE 4.1과 새로운 분할/셔플 엔진을 [12]탑재하고 있습니다.

칩은 6MB와 3MB L2 캐시의 두 가지 크기로 제공됩니다.더 작은 버전은 보통 펜린-3M, 울프데일-3M, 요크필드-6M으로 불린다.여기에 Penryn-L이라고 기재되어 있는 Penryn의 싱글코어 버전은 Merom-L과 같은 별도 모델이 아니라 액티브코어가 1개뿐인 Penryn-3M 모델의 버전입니다.

프로세서 브랜드명 모델(리스트) 코어 L2 캐시 소켓 TDP
펜린 L 코어 2 솔로 SU3xxx 1 3 MB BGA956 5.5 W
펜린-3M Core 2 Duo SU7xxxx 2 3 MB BGA956 10 W
SU9xxxx
펜린 SL9xxxx 6 MB 17 W
SP9xxxx 25/28 W
펜린-3M P7xxxx 3 MB 소켓 P
FCBGA6		 25 W
P8xxxx
펜린 P9xxxx 6 MB
펜린-3M T6xxxx 2 MB 35 W
T8xxxx 3 MB
펜린 T9xxxx 6 MB
E8x35 6 MB 소켓 P 35 ~ 55 W
펜린QC 코어 2 쿼드 문제 9xxx 4 2x3 ~ 2x6 MB 소켓 P 45 W
펜린 XE Core 2 Extreme X9xxxx 2 6 MB 소켓 P 44 W
펜린QC QX9xxx 4 2x6 MB 45 W
펜린-3M 셀레론 T3xxx 2 1 MB 소켓 P 35 W
SU2xxxx § FC-BGA 956 10 W
펜린 L 9x0 1 1 MB 소켓 P 35 W
7x3 § FC-BGA 956 10 W
펜린-3M 펜티엄 T4xxxx 2 1 MB 소켓 P 35 W
SU4xxxx 2 MB § FC-BGA 956 10 W
펜린 L SU2xxxx 1 5.5 W
울프데일-3M
셀레론 E3xxx 2 1 MB LGA 775 65 W
펜티엄 E2210
E5xxx 2 MB
E6xxx
Core 2 Duo E7xxx 3 MB
울프데일 E8xxx 6 MB
Xeon 31x0 45 ~ 65 W
울프데일 CL 30x4 1 LGA 771 30 W
31x3 2 65 W
요크필드 Xeon X33x0 4 2×3~2×6 MB LGA 775 65 ~ 95 W
요크필드-CL X33x3 LGA 771 80 W
요크필드-6M 코어 2 쿼드 Q8xxx 2×2 MB LGA 775 65 ~ 95 W
Q9x0x 2×3 MB
요크필드 Q9x5x 2×6 MB
요크필드 XE Core 2 Extreme QX9xxx 2×6 MB 130 ~ 136 W
QX9xx5 LGA 771 150 W
울프데일-DP Xeon E52xx 2 6 MB LGA 771 65 W
L52xx 20 ~ 55 W
X52xx 80 W
하퍼타운 E54xx 4 2×6 MB LGA 771 80 W
L54xx 40 ~ 50 W
X54xx 120~150 W

더닝턴

Xeon "Dunnington" 프로세서(CPUID 패밀리 6, 모델 29)는 Wolfdale과 밀접하게 관련되어 있지만 6개의 코어와 온칩 L3 캐시를 갖추고 있으며 소켓 604를 탑재한 서버용으로 설계되어 있기 때문에 Core 2가 아닌 Xeon으로만 판매되고 있습니다.

프로세서 브랜드명 모델(리스트) 코어 L3 캐시 소켓 TDP
더닝턴 Xeon E74xx 4-6 8 ~ 16 MB 소켓 604 90 W
L74xx 4-6 12 MB 50 ~ 65 W
X7460 6 16 MB 130 W

스테핑

코어 마이크로아키텍처는 이전 마이크로아키텍처와는 달리 몇 가지 스텝 레벨(스텝)을 사용하고 있으며 캐시 크기나 저전력 모드 등의 다양한 기능 세트를 갖추고 있습니다.이러한 스테핑의 대부분은 브랜드 전체에서 사용되고 있습니다.일반적으로 일부 기능을 무효화하고 로우엔드 칩의 클럭 주파수를 제한합니다.

캐시 크기를 줄인 스텝에서는 별도의 이름 지정 방식이 사용됩니다.즉, 릴리스 순서가 알파벳 순으로 되어 있지 않습니다.추가된 스테핑은 내부 및 엔지니어링 샘플에 사용되었지만 표에 기재되어 있지 않습니다.

하이엔드 Core 2 및 Xeon 프로세서의 대부분은 캐시 크기를 늘리거나 2개 이상의 코어를 얻기 위해 2개의 칩으로 구성된 멀티칩 모듈을 사용합니다.

65 nm 공정을 사용한 스테핑

모바일(메롬) 데스크톱(Conroe) 데스크톱 (Kentsfield) 서버(Woodcrest, Clovertown, Tigerton)
스테핑 방출된 지역 CPUID L2 캐시 최대 클럭 셀레론 펜티엄 코어 2 셀레론 펜티엄 코어 2 Xeon 코어 2 Xeon Xeon
B2 2006년 7월 143 mm² 06F6 4 MB 2.93GHz M5xx T5000 T7000 L7000 E6000 X6000 3000 5100
B3 2006년 11월 143 mm² 06F7 4 MB 3.00GHz Q6000 QX6000 3200 5300
L2 2007년 1월 111mm² 06F2 2 MB 2.13GHz T5000 U7000 E2000 E4000 E6000 3000
E1 2007년 5월 143 mm² 06FA 4 MB 2.80GHz M5xx T7000 L7000 X7000
G0 2007년 4월 143 mm² 06FB 4 MB 3.00GHz M5xx T7000 L7000 X7000 E2000 E4000 E6000 3000 Q6000 QX6000 3200 5100 5300 7200 7300
G2 2009년 3월 143 mm² 06FB 4 MB 2.16GHz M5xx T5000 T7000 L7000
M0 2007년 7월 111mm² 06FD 2 MB 2.40GHz 5xx T1000 T2000 T3000 T5000 T7000 U7000 E1000 E2000 E4000
A1 2007년 6월 81 mm²[b] 10661 1 MB 2.20 GHz M5xx U2000 220 4 x 0

초기 ES/QS 스테핑은 B0(CPUID 6F4h), B1(6F5h) 및 E0(6F9h)입니다.

모델 15(cpuid 06fx) 프로세서의 스테핑 B2/B3, E1, G0은 4MB L2 캐시를 탑재한 표준 Merom/Conroe 다이의 진화 단계이며, 단수명 E1 스테핑은 모바일 프로세서에서만 사용됩니다.스테핑 L2 및 M0은 2MB L2 캐시에 불과한 Allendale 칩으로 로우엔드 프로세서의 생산 비용과 소비 전력을 절감합니다.

G0 및 M0 스테핑은 C1E 상태에서의 아이돌 전력 소비를 향상시키고 데스크톱 프로세서에 C2E 상태를 추가합니다.모두 C1 ~ C4 아이돌 상태를 지원하는 모바일프로세서에서는 스텝E1, G0 및 M0에 의해 소켓P 탑재 모바일인텔 965 Express (Santa Rosa) 플랫폼 지원이 추가되지만 이전 B2 및 L2 스테핑은 소켓M 기반의 모바일인텔 945 Express (Napa)플랫폼에만 표시됩니다.

모델 22 스테핑 A1(CPUID 10661h)은 1개의 코어와 1MB의 L2 캐시에 의해서, 로우엔드의 소비 전력과 제조 코스트를 한층 더 삭감하는 등, 설계에 큰 변화를 가져옵니다.A1은 이전 단계와 마찬가지로 모바일인텔 965 Express 플랫폼에서는 사용되지 않습니다.

스테핑 G0, M0 및 A1은 2008년에 대부분 오래된 스테핑들을 대체했다.2009년에는 원래 스테핑 B2를 [15]대체하는 새로운 스테핑 G2가 도입되었습니다.

45nm 공정을 사용한 스테핑

모바일(펜린) 데스크톱(Wolfdale) 데스크톱(Yorkfield) 서버(Wolfdale-DP, Harpertown, Dunnington)
스테핑 방출된 지역 CPUID L2 캐시 최대 클럭 셀레론 펜티엄 코어 2 셀레론 펜티엄 코어 2 Xeon 코어 2 Xeon Xeon
C0 2007년 11월 107mm² 10676 6 MB 3.00GHz E8000 P7000 T8000 T9000 P9000 SP9000 SL9000 X9000 E8000 3100 QX9000 5200 5400
M0 2008년 3월 82 mm² 10676 3 MB 2.40GHz 7xx SU3000 P7000 P8000 T8000 SU9000 E5000 E2000 E7000
C1 2008년 3월 107mm² 10677 6 MB 3.20 GHz 문제 9000 QX9000 3300
M1 2008년 3월 82 mm² 10677 3 MB 2.50GHz Q8000 문제 9000 3300
E0 2008년 8월 107mm² 1067A 6 MB 3.33GHz T9000 P9000 SP9000 SL9000 문제 9000 QX9000 E8000 3100 Q9000 Q9000S QX9000 3300 5200 5400
R0 2008년 8월 82 mm² 1067A 3 MB 2.93GHz 7xx 900 SU2000 T3000 T4000 SU2000 SU4000 SU3000 T6000 SU7000 P8000 SU9000 E3000 E5000 E6000 E7000 Q8000 Q8000S Q9000 Q9000S 3300
A1 2008년 9월 503mm² 106D1 3 MB 2.67GHz 7400

모델 23(cpuid 01067xh)에서는 인텔은 풀(6MB) 캐시와 축소(3MB) L2 캐시를 동시에 사용하여 동일한 cpuid 값을 제공하는 마케팅을 시작했습니다.모든 스테핑에는 새로운 SSE4.1 지침이 있습니다.스테핑 C1/M1은 쿼드코어 프로세서 전용의 C0/M0의 버그 수정 버전으로, 이러한 프로세서에서만 사용되고 있습니다.스테핑 E0/R0은 2개의 새로운 명령(XSAVE/XRSTOR)을 추가해, 이전의 모든 스테핑을 대체합니다.

모바일 프로세서에서 스테핑 C0/M0은 인텔 모바일965 Express ( Santa Rosa refresh )플랫폼에서만 사용되며 스테핑 E0/R0은 최신 인텔 모바일4 Express (Montevina)플랫폼을 지원합니다.

모델 30 스테핑 A1(cpuid 106d1h)은 통상적인 2개의 코어 대신 L3 캐시와 6개의 캐시를 추가하므로 다이 사이즈가 [16]503mm²로 비정상적으로 커집니다.2008년 2월 현재 하이엔드 Xeon 7400 시리즈(Dunnington)에 한정되어 있습니다.

시스템 요건

메인보드 호환성

Conroe, Conroe XE 및 Allendale은 모두 Socket LGA 775를 사용하지만 모든 메인보드가 이러한 프로세서와 호환되는 것은 아닙니다.

지원되는 칩셋은 다음과 같습니다.

Yorkfield XE 모델QX9770 (1600 MT/s FSB에서는 45 nm)의 칩셋 호환성은 한정되어 있습니다.X38, P35(오버클럭 포함) 및 일부 고성능 X48 및 P45 메인보드와 호환성이 있습니다.Penryn 테크놀로지를 지원하기 위해 BIOS 업데이트가 점차 출시되고 있습니다.QX9775는 인텔 D5400X의 메인보드와 호환성이 있습니다.Wolfdale-3M 모델 E7200도 호환성이 한정되어 있습니다(적어도 Xpress 200 칩셋은 [citation needed]호환성이 없습니다).

메인보드는 Conroe를 지원하는 데 필요한 칩셋을 갖추고 있을 수 있지만 위의 칩셋을 기반으로 하는 일부 메인보드에서는 Conroe를 지원하지 않습니다.이는 모든 Conroe 기반 프로세서에 Voltage Regulator-Down(VRD) 11.0에서 지정된 새로운 전원 공급 기능 세트가 필요하기 때문입니다.이 요건은 Conroe가 교체한 Pentium 4/D CPU에 비해 소비전력이 현저하게 낮기 때문입니다.지원 칩셋과 VRD 11을 모두 탑재한 메인보드는 Conroe 프로세서를 지원하지만 일부 보드에서도 Conroe의 FID(주파수 ID)와 VID(전압 ID)를 인식하기 위해 BIOS 업데이트가 필요합니다.

동기 메모리 모듈

이전의 Pentium 4 및 Pentium D 설계와는 달리 Core 2 테크놀로지는 프론트 사이드 버스(FSB)와 동시에 동작하는 메모리의 이점을 크게 인식합니다.즉, FSB가 1066 MT/s인 Conroe CPU의 경우 DDR2의 이상적인 메모리 퍼포먼스는 PC2-8500입니다.일부 구성에서는 PC2-4200 대신 PC2-5300을 사용하면 실제로 성능이 저하될 수 있습니다.PC2-6400으로 이행할 때만 퍼포먼스가 대폭 향상됩니다.타이밍 사양이 엄격한 DDR2 메모리 모델은 퍼포먼스를 향상시키지만 실제 게임이나 어플리케이션의 차이는 무시할 [17]수 있는 경우가 많습니다.

최적의 메모리 대역폭은 FSB 대역폭과 일치해야 합니다.즉, 533 MT/s 정격 버스 속도를 가진 CPU는 DDR2 533 또는 PC2-4200과 같은 정격 속도에 일치하는 RAM과 페어링해야 합니다.일반적인[citation needed] 통념으로는 인터리브 RAM을 설치하면 대역폭이 2배로 늘어난다는 것입니다.단, 인터리브 RAM을 설치하면 대역폭이 최대 5~10% 증가합니다.모든 NetBurst 프로세서와 현재 및 중기(QuickPath 이전) Core 2 프로세서에서 사용되는 AGTL+ PSB는 64비트 데이터 경로를 제공합니다.현재 칩셋은 DDR2 또는 DDR3 채널 중 몇 개를 지원합니다.

프로세서와 RAM의 정격 일치
프로세서 모델 프론트 사이드 버스 메모리 및 최대 대역폭 일치
싱글 채널, 듀얼 채널
DDR DDR2 DDR3
모바일: T5200, T5300, U2n00, U7n00 533 MT/s PC-3200(DDR-400)
3.2 GB/s 		PC2-4200(DDR2-533)
4.264 GB/s
PC2-8500(DDR2-1066)
8.532 GB/s 		PC3-8500(DDR3-1066)
8.530 GB/s
데스크톱:E6n00, E6n20, X6n00, E7n00, Q6n00 및 QX6n00
모바일: T9400, T9550, T9600, P7350, P7450, P8400, P8600, P8700, P9500, P9600, SP9300, SP9400, X9100		 1,066 MT/s
모바일: T5n00, T5n50, T7n00(소켓M), L7200, L7400 667 MT/s PC-3200(DDR-400)
3.2 GB/s 		PC2-5300(DDR2-667)
5.336 GB/s 		PC3-10600(DDR3-1333)
10.670 GB/s
데스크톱:E6n40, E6n50, E8nn0, Q9n0, QX6n50, QX9650 1333 MT/s
모바일: T5n70, T6400, T7n00(소켓P), L7300, L7500, X7n00, T8n00, T9300, T9500, X9000
데스크톱: E4n00, Pentium E2nn0, Pentium E5n0, Celeron 4n0, E3n00		 800 MT/s PC-3200(DDR-400)
3.2 GB/s
PC-3200(DDR-400)
3.2 GB/s 		PC2-6400(DDR2-800)
6.400 GB/s
PC2-8500(DDR2-1066)
8.532 GB/s 		PC3-6400(DDR3-800)
6.400 GB/s
PC3-12800(DDR3-1600)
12.800 GB/s
데스크톱: QX9770, QX9775 1600 MT/s

대량의 메모리 액세스가 필요한 작업에서는 쿼드코어 Core 2 프로세서가 CPU의 FSB와 같은 속도로 동작하는PC2-8500 메모리를 사용하면 큰 이점을[18] 얻을 수 있습니다.이는 정식 지원 구성은 아니지만 여러 메인보드가 지원합니다.

Core 2 프로세서는 DDR2를 사용할 필요가 없습니다.인텔 975X 및 P965 칩셋에는 이 메모리가 필요하지만 일부 메인보드 및 칩셋은 Core 2 프로세서와 DDR 메모리를 모두 지원합니다.DDR 메모리를 사용하는 경우 사용 가능한 메모리 대역폭이 낮기 때문에 성능이 저하될 수 있습니다.

칩 에러타

X6800, E6000 및 E4000 프로세서의 Core 2 MMU(메모리 관리 유닛)는 이전 세대의 x86 하드웨어에서 구현된 이전 사양으로 동작하지 않습니다.이로 인해 기존 운영체제소프트웨어에 심각한 보안 및 안정성 문제가 발생할 수 있습니다.인텔의 문서에는 Core 2의 번역 Lookaside Buffer(TLB)를 관리하는 권장 방법에 대한 정보가 기재되어 있습니다.또, 드물게, TLB 의 무효화에 의해서, 행업이나 부정하게 행업 하는 등, 예측할 수 없는 시스템의 동작이 발생하는 일이 있습니다.ext [19]data"

기재된 문제 중:

  • 비실행 비트는 코어 간에 공유됩니다.
  • 부동소수점 명령 비화폐.
  • 일반적인 명령 시퀀스를 실행하여 프로세스에 대해 허용된 쓰기 범위를 벗어나는 메모리 손상이 허용되었습니다.

인텔 errata Ax39, Ax43, Ax65, Ax79, Ax90, Ax99는 특히 [20]심각한 것으로 알려져 있습니다.예기치 않은 동작 또는 시스템 행업을 일으킬 수 있는 39, 43, 79가 최근 단계에서 수정되었습니다.

에라타가 특히 심각하다고 말한 사람 중에는 OpenB가 있습니다.SD의 Theo de Raadt와[21] DragonFly BSD의 Matthew Dillon.[22]이와는 대조적으로 Linus Torvalds는 TLB 문제를 "전혀 중요하지 않다"며 "가장 큰 문제는 인텔이 TLB의 동작을 더 [23]잘 문서화했어야 했다는 것입니다."라고 덧붙였습니다.

Microsoft는 성능 저하 없이 마이크로코드 업데이트를 [24]통해 오류에 대처하기 위한 업데이트 KB936357을 발행했습니다.BIOS 업데이트도 이 문제를 해결할 수 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ NetBurst는 2004년에 3.8GHz에 도달했습니다.코어는 당초 3GHz에 달했으며 펜린에서 45nm로 이동한 후에는 3.5GHz에 도달한다.P6의 궁극적인 진화인 Westmere는 3.6GHz 베이스와 3.86GHz 부스트 주파수에 도달했다(4.4GHz 특별주문 Xeons 제외).
  2. ^ 인텔에서는 [13]77mm², 고토 히로시게에서는[14] 80mm²
  1. ^ Bessonov, Oleg (September 9, 2005). "New Wine into Old Skins. Conroe: Grandson of Pentium III, Nephew of NetBurst?". ixbtlabs.com. 인텔의 슬라이드에 기재되어 있는 「차세대 마이크로 아키텍처」에 대해서는, 모두 「마이크로 아키텍처명 TBD」라고 하는 아스타리스크가 붙어 있습니다.
  2. ^ a b Hinton, Glenn (February 17, 2010). "Key Nehalem Choices" (PDF).
  3. ^ "Intel cancels Tejas, moves to dual-core designs". EE Times. May 7, 2004.
  4. ^ "Penryn Arrives: Core 2 Extreme QX9650 Review". ExtremeTech. Archived from the original on October 31, 2007. Retrieved October 30, 2006.
  5. ^ King, Ian (April 9, 2007). "How Israel saved Intel". The Seattle Times. Retrieved April 15, 2012.
  6. ^ "Driving energy-efficient performance, innovation with Intel Core microarchitecture" (PDF). Intel. March 7, 2006.
  7. ^ De Gelas, Johan. "The Bulldozer Aftermath: Delving Even Deeper". AnandTech.
  8. ^ Thomadakis, Michael Euaggelos. "The Architecture of the Nehalem Processor and Nehalem-EP SMP Platforms".
  9. ^ De Gelas, Johan. "Intel Core versus AMD's K8 architecture". AnandTech.
  10. ^ "Intel Xeon Processor 5110". Intel. Retrieved April 15, 2012.
  11. ^ "Intel Xeon Processor 5120". Intel. Retrieved April 15, 2012.
  12. ^ "Intel Core 2 Extreme QX9650 - Penryn Ticks Ahead".
  13. ^ 인텔 ® Celeron ® 프로세서 440 ark.intel.com
  14. ^ 인텔 CPU 다이사이즈 및 마이크로아키텍처
  15. ^ "Product Change Notice" (PDF). Archived from the original (PDF) on December 22, 2010. Retrieved June 17, 2012.
  16. ^ "ARK entry for Intel Xeon Processor X7460". Intel. Retrieved July 14, 2009.
  17. ^ piotke (August 1, 2006). "Intel Core 2: Is high speed memory worth its price?". Madshrimps. Retrieved August 1, 2006.
  18. ^ Jacob (May 19, 2007). "Benchmarks of four Prime95 processes on a quad-core". Mersenne Forum. Retrieved May 22, 2007.
  19. ^ "Dual-Core Intel Xeon Processor 7200 Series and Quad-Core Intel Xeon Processor 7300 Series" (PDF). p. 46. Retrieved January 23, 2010.
  20. ^ "Intel Core 2 Duo Processor for Intel Centrino Duo Processor Technology Specification Update" (PDF). pp. 18–21.
  21. ^ marc.info
  22. ^ "Matthew Dillon on Intel Core Bugs". OpenBSD journal. June 30, 2007. Retrieved April 15, 2012.
  23. ^ Torvalds, Linus (June 27, 2007). "Core 2 Errata -- problematic or overblown?". Real World Technologies. Retrieved April 15, 2012.
  24. ^ "A microcode reliability update is available that improves the reliability of systems that use Intel processors". Microsoft. October 8, 2011. Retrieved April 15, 2012.

외부 링크