90 nm 프로세스

90 nm process
이 기사는 반도체 제조에 관한 것입니다.FAA LID 코드가 90NM인 우주 포트는 Spaceport America를 참조하십시오.
반도체
장치
조작
4-fach-NAND-C10.JPG
MOSFET 스케일링
(프로세스 노드)
미래.
  • 003 nm ~2023년
  • 002 nm ~2024년

90nm 공정은 도시바, 소니, 삼성, IBM, 인텔, 후지쯔, TSMC, Elpida, AMD, Infineon, Texas Instruments, Micron Technology와 같은 주요 반도체 회사가 2003-2005년까지 상용화한 MOSFET(CMOS) 제조 공정 기술 수준을 말합니다.

90nm 값의 기원은 과거로 거슬러 올라가며, 이는 2-3년마다 70%씩 확장되는 추세를 반영하고 있다.명칭은 국제반도체기술로드맵(ITRS)에 의해 정식으로 결정됩니다.

193 nm 파장은 주로 90 nm 노드 동안 임계 레이어의 리소그래피를 위해 많은 (전부는 아니지만) 회사에 의해 도입되었습니다.(새로운 포토 레지스트의 사용으로 인한) 이 전환과 관련된 수율 문제는 이 전환과 관련된 높은 비용에 반영되었다.

더 중요한 것은 300mm 웨이퍼 크기가 90nm 노드에서 주류가 되었다는 점입니다.이전 웨이퍼 크기는 직경 200mm였습니다.

역사

90 nm 실리콘 MOSFET는 이란 엔지니어 Ghavam Shahidi(나중에 IBM 디렉터)가 D.A.와 함께 제작했습니다.1988년 MIT에서 안토니아디스와 H.I. 스미스.그 장치는 X선 [1]리소그래피를 사용하여 제작되었다.

도시바, 소니, 삼성은 2001-2002년에 90nm 공정을 개발했으며, 2002년에 도시바의 eDRAM과 삼성의 2Gb NAND 플래시 [2][3]메모리에 도입되었습니다.IBM은 2002년에 Ghavam Shahidi가 주도하는 개발을 통해 90nm SOI(Silicon-on-Insulator) CMOS 프로세스를 시연했습니다.같은 해, 인텔은 90 nm의 스트레인지 실리콘 공정을 [4]실증했습니다.후지쯔는 2003년[5] 90nm 공정을 상용화한 데 이어 2004년 [6]TSMC를 도입했다.

마이크론 테크놀로지의 Gurtej Singh Sandhu는 D램 메모리 디바이스용 원자층 증착 하이k 필름 개발을 시작했습니다.이를 통해 90nm 노드 [7]D램을 시작으로 반도체 메모리의 비용 효율적인 구현을 추진할 수 있었습니다.

예:Elpida 90 nm DDR2 SDRAM 프로세스

Elpida 메모리의 90 nm DDR2 SDRAM [8]프로세스.

  • 300mm 웨이퍼 크기 사용
  • 광학적 근접 보정을 수반하는 KrF(248 nm) 리소그래피 사용
  • 512 Mbit
  • 1.8V 동작
  • 초기 110nm 및 100nm 공정의 파생 모델

90 nm 프로세스 테크놀로지를 사용한 프로세서

「 」를 참조해 주세요.

레퍼런스

  1. ^ Shahidi, Ghavam G.; Antoniadis, D. A.; Smith, H. I. (December 1988). "Reduction of hot-electron-generated substrate current in sub-100-nm channel length Si MOSFET's". IEEE Transactions on Electron Devices. 35 (12): 2430–. Bibcode:1988ITED...35.2430S. doi:10.1109/16.8835.
  2. ^ "Toshiba and Sony Make Major Advances in Semiconductor Process Technologies". Toshiba. 3 December 2002. Retrieved 26 June 2019.
  3. ^ "Our Proud Heritage from 2000 to 2009". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
  4. ^ "IBM, Intel wrangle at 90 nm". EE Times. 13 December 2002. Retrieved 17 September 2019.
  5. ^ 65nm CMOS 프로세스 테크놀로지
  6. ^ "90nm Technology". TSMC. Retrieved 30 June 2019.
  7. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  8. ^ Via Technology Forum 2005 및 Elpida 2005 연차 보고서에서의 Elpida 프레젠테이션
  9. ^ "EMOTION ENGINE® AND GRAPHICS SYNTHESIZER USED IN THE CORE OF PLAYSTATION® BECOME ONE CHIP" (PDF). Sony. 21 April 2003. Retrieved 26 June 2019.

외부 링크

선행
130 nm 		모스펫 제조 공정 에 의해 성공자
65 nm
Stub icon

이 나노테크놀로지 관련 기사는 촌스럽다.위키피디아를 확장함으로써 위키피디아를 도울 수 있습니다.