나노시크릿트리

Nanocircuitry
에 관한 일련의 기사의 일부
나노일렉트로닉스
단분자 일렉트로닉스
솔리드 스테이트 나노 일렉트로닉스
관련 어프로치
포털
icon 전자제품 포털

나노 회로는 나노미터 눈금으로 작동하는 전기 회로입니다.이것은 양자역학적 효과가 매우 중요해지는 양자영역입니다.1나노미터는 10미터 또는 10개의 수소 원자의 열과 같다−9.이렇게 점차적으로 작은 회로로 컴퓨터 칩에 더 많은 회로를 장착할 수 있습니다.이를 통해 적은 전력으로 보다 빠르고 복잡한 기능을 수행할 수 있습니다.나노 회로는 세 가지 다른 기본 성분으로 구성되어 있습니다.이것들은 트랜지스터, 상호접속, 아키텍처이며 모두 나노미터 눈금으로 제작됩니다.

나노크릿에 대한 다양한 접근법

나노크릿을 다양한 형태로 구현하기 위한 다양한 제안들이 제시되어 왔다.여기에는 나노와이어, 단일 전자 트랜지스터, 퀀텀 닷 셀룰러 오토마타 및 나노스케일 크로스바 래치가 포함됩니다.그러나 가까운 접근법에는 MOSFET(금속 산화물-반도체 전계효과 트랜지스터)를 개선하기 위한 나노물질의 통합이 포함됩니다.이것들은 현재 대부분의 아날로그 및 디지털 회로 설계의 기초를 형성하고 있으며, 그 확장이 무어의 법칙을 주도하고 있습니다.MOSFET 설계와 그 미래를 다룬 리뷰[1] 기사는 2004년에 발표되었으며 축척 아래 있는 MOSFET의 다른 기하학적 구조를 비교하고 원형 단면 수직 채널 FET가 축척에 최적이라는 점에 주목했다.이 구성은 나노 직경의 수직 반도체 원통형 채널을 이용해 고밀도 구현이 가능하며, 인피니온테크놀로지와 삼성은 이 방향으로 연구개발에 착수해 모스펫 설계에 나노와이어와 카본나노튜브를 이용한 일부 기본[2][3] 특허가 나왔다.대안적 [4]접근방법에서 나노시스는 용액 기반의 퇴적 및 얼라인먼트 프로세스를 사용하여 FET의 가로채널로서 기능하는 기판상의 미리 제조된 나노와이어 어레이를 패턴화한다.단일 나노와이어 FET와 같은 확장성을 가질 수는 없지만, 채널에 미리 제작된 여러 나노와이어를 사용하면 신뢰성이 향상되고 생산 비용이 절감됩니다.이는 대규모 인쇄 프로세스를 사용하여 나노와이어를 기존의 제조 절차보다 낮은 온도로 퇴적시킬 수 있기 때문입니다.또한 저온증착에 의해 전자종이, 구부릴 수 있는 평면패널 디스플레이 및 광역태양전지 등의 유연한 전자적 응용의 문을 여는 트랜지스터의 캐리어 기판으로서 폴리머 등의 폭넓은 재료를 사용할 수 있다.

생산 방법

나노회로를 이해하기 위한 가장 기본적인 개념 중 하나는 무어의 법칙의 공식화이다.이 개념은 인텔의 공동 창업자인 고든 무어가 트랜지스터의 비용에 관심을 갖고 하나의 칩에 더 많은 것을 넣으려고 할 때 생겨났다.실리콘 집적회로에서 제작할 수 있는 트랜지스터의 수가 18~[5]24개월마다 2배씩 증가하고 있다는 것을 알 수 있습니다.회로에 들어갈 수 있는 트랜지스터가 많을수록 컴퓨터는 더 많은 계산 능력을 갖게 된다.이것이 과학자들과 엔지니어들이 점점 더 많은 트랜지스터가 칩에 들어갈 수 있도록 이러한 나노회로를 생산하기 위해 협력하는 이유이다.이것이 얼마나 좋게 들릴지 모르지만, 너무 많은 트랜지스터가 함께 채워질 때 발생하는 많은 문제들이 있다.회로가 매우 작기 때문에 큰 회로보다 문제가 더 많은 경향이 있으며, 특히 열이 더 많이 발생합니다. 작은 표면적에 가해지는 전력량은 방열을 어렵게 합니다.이 과도한 열은 오류를 일으키고 칩을 파괴할 수 있습니다.나노스케일 회로는 오늘날의 [6]회로보다 온도 변화, 우주선, 전자기 간섭에 더 민감합니다.칩에 더 많은 트랜지스터가 장착됨에 따라 칩의 유실 신호, 촘촘히 채워진 많은 디바이스로부터의 방열 필요성, 소규모로 인한 절연 장벽 터널링 및 제작 어려움과 같은 현상이 중단되거나 심각하게 [7]느려집니다.회로를 더 작게 만드는 데 드는 비용이 너무 많이 들고 컴퓨터의 속도가 최대가 되는 시대가 올 것이다.이러한 이유로, 많은 과학자들은 무어의 법칙이 영원히 지속되지는 않을 것이며 곧 정점에 이를 것이라고 믿고 있다. 왜냐하면 무어의 법칙은 마이크로 리소그래픽 식각 기술의 발전으로 인한 계산상의 이득에 주로 기초하고 있기 때문이다.

이러한 나노회로를 만드는 데는 여러 가지 측면이 있습니다.조직의 첫 번째 부분은 트랜지스터에서 시작됩니다.현재 대부분의 전자제품은 실리콘 기반의 트랜지스터를 사용하고 있다.트랜지스터는 전기의 흐름을 제어하고 약한 전기 신호를 강한 신호로 변환하기 때문에 회로의 핵심 부품입니다.또한 전원을 끄거나 신호를 증폭할 수 있기 때문에 전류를 제어합니다.실리콘은 전도 상태와 비전도 상태를 쉽게 전환할 수 있기 때문에 회로는 실리콘을 트랜지스터로 사용합니다.그러나 나노 전자 공학에서 트랜지스터는 유기 분자 또는 나노 크기의 무기 [8]구조일 수 있습니다.트랜지스터의 일부인 반도체도 나노 상태의 유기 분자로 만들어지고 있다.

나노크릿 구성의 두 번째 측면은 상호 연결이다.여기에는 논리 및 수학적 연산과 이를 가능하게 하는 트랜지스터를 서로 연결하는 와이어가 포함됩니다.나노 회로에서는 트랜지스터를 서로 연결하기 위해 나노 튜브와 1나노미터만큼 좁은 와이어가 사용됩니다.나노와이어는 몇 년 동안 탄소 나노튜브로 만들어져 왔다.몇 년 전까지만 해도 트랜지스터와 나노와이어가 합쳐져 회로를 생산했다.하지만 과학자들은 트랜지스터가 들어간 나노와이어를 만들 수 있었다.2004년 하버드 대학의 나노 기술의 선구자 찰스 라이버와 그의 팀은 일련의 [9]트랜지스터를 포함하는 종이 한 장보다 10,000배나 얇은 나노와이어를 만들었다.기본적으로 트랜지스터와 나노와이어는 미리 배선되어 있기 때문에 트랜지스터를 나노와이어와 함께 접속하는 어려운 작업이 없어집니다.

나노크릿 조직의 마지막 부분은 건축이다.이는 트랜지스터가 상호 연결되는 전반적인 방식으로 설명되어 회로는 컴퓨터 또는 다른 시스템에 연결되고 하위 레벨의 [10]세부 사항과는 독립적으로 작동합니다.나노회로가 너무 작기 때문에 오류와 결함이 생깁니다.과학자들은 이것을 피할 방법을 고안해냈다.이들의 아키텍처는 다중 논리 게이트와 상호 접속을 가진 회로와 [11]칩 상의 여러 수준에서 구조를 재구성할 수 있는 기능을 결합합니다.용장성에 의해, 회선은 문제를 특정해, 스스로 재설정할 수 있기 때문에, 보다 많은 문제를 회피할 수 있습니다.또한 로직 게이트 내에서 오류가 발생할 수 있으며 잘못된 결과를 제공하지 않고 올바르게 작동합니다.

실험적인 비약적 발전 및 잠재적인 응용 프로그램

상세 정보:나노일렉트로닉스와 나노기술의 역사

1987년 Bijan Davari가 이끄는 IBM 연구팀은 [12]텅스텐 게이트 기술을 사용하여 10 nm 게이트 산화물 두께의 금속 산화물 전계 효과 트랜지스터(MOSFET)를 시연했습니다.멀티게이트 MOSFET는 3차원 비평면 이중게이트 [13]MOSFET인 FinFET(핀 전계효과 트랜지스터)에서 시작하여 게이트 길이 20nm 미만의 스케일링을 가능하게 했습니다.FinFET는 1989년 [14][15][16][17]히타치 중앙연구소의 다이 히사모토의 연구에서 비롯됐다.UC버클리에서는 Hisamoto와 TSMC의 Chenming Hu, 그리고 Tsu-Jae King Liu, Jeffrey Bokor, Hideki Takuchi, K. Asano, Jakub Kedzk, Changland, Xue Jujuang Leangland를 포함한 국제적인 연구진에 의해 FinFET 디바이스가 제조되었습니다.연구팀은 1998년 17nm 공정까지 FinFET 장치를 제작했고 2001년에는 15nm 공정까지 줄였다.2002년 Yu, Chang, Ahmed, Hu, Liu, Bokor, Tabery로 구성된 팀은 10 nm의 FinFET 장치를 [13]제작했다.

2005년에는 인도 물리학자 프라브하카르 반다루와 아파라오 M.UC 샌디에이고의 라오는 전적으로 탄소 나노튜브로 만들어진 세계에서 가장 작은 트랜지스터를 개발했다.그것은 나노 회로에 사용되도록 의도되었다.나노튜브는 탄소 원자의 시트를 감아올린 것으로 사람의 [18]머리카락보다 천 배 이상 얇다.2006년 한국과학기술원(KAIST)과 국립나노팹센터 연구팀이 게이트만능(GAA)[19][20] 핀펫 기술을 기반으로 세계에서 가장 작은 나노 전자 소자인 3nm MOSFET를 개발했다.

일반적으로 회로는 실리콘 기반의 트랜지스터를 사용하지만 카본 나노튜브는 이를 대체하기 위한 것입니다.트랜지스터는 한 지점에서 만나는 두 개의 다른 분기를 가지고 있기 때문에 Y자 형태로 나타납니다.전류는 양쪽 분기에 흐를 수 있으며 전압을 켜거나 끄는 세 번째 분기에 의해 제어됩니다.이 새로운 돌파구는 나노회로가 완전히 나노튜브로 만들어질 수 있기 때문에 나노회로는 그 이름에 완전히 부합할 수 있게 해준다.이 발견 이전에 논리 회로는 나노튜브를 사용했지만, 전류의 흐름을 제어하기 위해서는 금속 게이트가 필요했다.

거의 틀림없이 나노회로의 가장 큰 응용 분야는 컴퓨터와 전자제품이다.과학자들과 엔지니어들은 항상 컴퓨터를 더 빨리 만드는 것을 찾고 있다.가까운 장래에 마이크로와 나노의 혼성, 즉 나노 코어를 가진 실리콘, 아마도 그 내용을 [21]영원히 보존하는 고밀도 컴퓨터 메모리를 볼 수 있을 것이라고 생각하는 사람도 있습니다.설계도에서 사진 패턴, 칩으로 진행되는 기존의 회로 설계와는 달리 나노크릿 설계는 아마도 칩에서 시작하여 1024개의 부품과 와이어가 무작위로 뒤섞여 있지만, 모두 작동하지는 않을 것입니다. 그리고 점차적으로 유용한 [22]장치로 조각될 것입니다.기존의 하향식 접근 방식 대신 상향식 접근 방식을 채택해야 할 것입니다. 왜냐하면 이러한 나노 회로의 크기가 크기 때문입니다.나노 수준에서 나노 회로는 소형이기 때문에 회로 내의 모든 것이 작동하지는 않을 것입니다.과학자들과 기술자들은 트랜지스터, 논리 게이트, 다이오드와 같은 나노 회로의 모든 필수 구성 요소를 만들었다.그것들은 모두 유기 분자, 탄소 나노튜브, 나노와이어 반도체로 구성되어 있다.이제 할 수 있는 유일한 일은 작은 소자와 함께 발생하는 오류를 제거하는 방법을 찾는 것이고 나노회로는 모든 전자제품의 방식이 될 것이다.하지만, 결국 나노회로가 얼마나 작아질 수 있는지에 대한 한계가 있을 것이고 컴퓨터와 전자제품은 평형 속도에 도달할 것이다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Colinge, J., 멀티게이트 SOI MOSFET, 솔리드 스테이트 일렉트로닉스 48, 2004
  2. ^ 미국 특허 6,740,910
  3. ^ 미국 특허 6,566,704
  4. ^ 미국 특허 7,135,728
  5. ^ '무어의 법칙 이해', 'ars technica', 2003-02-20.2007년 3월 23일에 취득.
  6. ^ 패치, 킴벌리"설계 처리 iffy 나노회로", TRN, 2003-03-26.2007년 3월 23일에 취득.
  7. ^ 패치, 2007년 3월 23일에 취득.
  8. ^ Eds. Scientific American, Understanding Nanotechnology (뉴욕: Warner Books, 2002) 페이지 93.
  9. ^ 페스코비츠, 데이비드"트랜지스터가 내장된 나노와이어 2007-08-03 웨이백 머신에 보관", "boing boing", 2004-07-01.2007년 3월 23일에 취득.
  10. ^ 에드, 사이언티픽 아메리칸, 93세
  11. ^ 패치, 2007년 3월 23일에 취득.
  12. ^ Davari, Bijan; Ting, Chung-Yu; Ahn, Kie Y.; Basavaiah, S.; Hu, Chao-Kun; Taur, Yuan; Wordeman, Matthew R.; Aboelfotoh, O.; Krusin-Elbaum, L.; Joshi, Rajiv V.; Polcari, Michael R. (1987). "Submicron Tungsten Gate MOSFET with 10 nm Gate Oxide". 1987 Symposium on VLSI Technology. Digest of Technical Papers: 61–62.
  13. ^ a b Tsu‐Jae King, Liu (June 11, 2012). "FinFET: History, Fundamentals and Future". University of California, Berkeley. Symposium on VLSI Technology Short Course. Retrieved 9 July 2019.
  14. ^ Colinge, J.P. (2008). FinFETs and Other Multi-Gate Transistors. Springer Science & Business Media. p. 11. ISBN 9780387717517.
  15. ^ Hisamoto, D.; Kaga, T.; Kawamoto, Y.; Takeda, E. (December 1989). "A fully depleted lean-channel transistor (DELTA)-a novel vertical ultra thin SOI MOSFET". International Technical Digest on Electron Devices Meeting: 833–836. doi:10.1109/IEDM.1989.74182. S2CID 114072236.
  16. ^ "IEEE Andrew S. Grove Award Recipients". IEEE Andrew S. Grove Award. Institute of Electrical and Electronics Engineers. Retrieved 4 July 2019.
  17. ^ "The Breakthrough Advantage for FPGAs with Tri-Gate Technology" (PDF). Intel. 2014. Retrieved 4 July 2019.
  18. ^ "인도는 세계에서 가장 작은 트랜지스터를 만든다." "실리콘인도", 2005-09-06.2007년 3월 23일에 취득.
  19. ^ "Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology)", Nanoparticle News, 1 April 2006, archived from the original on 6 November 2012, retrieved 24 September 2019
  20. ^ Lee, Hyunjin; et al. (2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Symposium on VLSI Technology, 2006: 58–59, doi:10.1109/VLSIT.2006.1705215, hdl:10203/698, ISBN 978-1-4244-0005-8, S2CID 26482358
  21. ^ 에드, 사이언티픽 아메리칸, 93세
  22. ^ 에드, 사이언티픽 아메리칸, 94세