32 nm 프로세스

반도체 장치 조작
MOSFET 스케일링 (프로세스 노드)
010 µm – 1971 006 µm – 1974 003 µm – 1977 1.5 µm – 1981 001 µm – 1984 800 nm – 1987 600 nm – 1990 350 nm – 1993 250 nm – 1996 180 nm – 1999 130 nm – 2001 090 nm – 2003 065 nm – 2005 045 nm – 2007 032 nm – 2009 022 nm – 2012 014 nm – 2014 010 nm – 2016 007 nm – 2018 005 nm – 2020
미래. 003 nm ~2023년 002 nm ~2024년
반노드 밀도 CMOS 디바이스(멀티게이트) 무어의 법칙 트랜지스터 카운트 반도체 산업 나노일렉트로닉스
v t

32 nm 노드는 CMOS(MOSFET) 반도체 디바이스 제조에서의 45 nm 프로세스 후의 단계입니다.「32 나노미터」는, 이 테크놀로지 레벨에서의 메모리 셀의 평균 반감소(즉, 같은 피쳐간의 거리의 반감소)를 나타냅니다.도시바는 2009년 ^[1]32nm 공정의 상용 32Gb 낸드플래시 칩을 생산했다.인텔과 AMD는 2010년대 초에 32나노미터 공정을 사용하여 상용 마이크로칩을 생산했습니다.IBM과 Common Platform은 또한 32nm의 고분자 금속 게이트 프로세스를 ^[2]개발했습니다.인텔은 2010년 1월 7일에 Westmere 아키텍처를 사용한 최초의 32 nm 프로세서의 판매를 개시했습니다.

28나노미터 노드는 32나노미터 프로세스에 기초한 중간 하프 노드 다이수축이었습니다.

32nm 프로세스는 2012년에 ^[3][4]상용 22nm 기술로 대체되었습니다.

테크놀로지 데모

32nm 기술을 사용한 프로토타입은 2000년대 중반에 처음 등장했으며, 마이크론 테크놀로지의 Gurtej Singh Sandhu가 피치 이중 패턴을 개발하여 NAND 플래시 메모리를 40nm ^[5][6]미만으로 개발했습니다.2004년에 IBM은 동일한 층에서 전자 빔 리소그래피와 포토 리소그래피를 사용하여 생산된 135 nm 폴리 게이트 피치의 0.143 μm² SRAM 셀을 시연했습니다.입력 전압 변동에 대한 셀의 민감도가 이러한 소규모에서 ^[7]크게 저하된 것이 관찰되었습니다.2006년 10월 인터유니버시티 마이크로일렉트로닉스 센터(IMEC)는 이중 패턴 처리 및 몰입 리소그래피를 ^[8]기반으로 32nm 플래시 패턴 처리 기능을 시연했습니다.메모리 셀 면적을 줄이기 위해 더블패터닝과 하이퍼NA 툴을 도입할 필요가 있기 때문에 45nm 노드에서 이 ^[9]노드로 이동함으로써 얻을 수 있는 비용상의 이점이 상쇄됩니다.TSMC는 2005년에 ^[10]32nm 노드 0.183μm² 6트랜지스터 SRAM 셀을 만들기 위해 침지 리소그래피와 결합된 이중 패턴을 사용하였습니다.

인텔은 2007년 9월 18일 인텔 개발자 포럼에서 첫 32nm 테스트 칩을 공개하였습니다.테스트 칩의 셀 크기는 0.182μm², 2세대 고분자 게이트 유전체와 금속 게이트를 사용했으며 약 20억개의 트랜지스터를 포함했다. 임계층에는 193nm의 침지 리소그래피가 사용되었으며 덜 중요한 층에는 193nm 또는 248nm의 건식 리소그래피가 사용되었다.임계 피치는 112.5 ^[11]nm였습니다.

삼성은 2011년 1월 30~39nm 크기의 공정 기술을 이용해 업계 최초로 DDR4 SDRAM 모듈 개발을 완료했다.이 모듈은 1.2V에서 2.133Gbit/s의 데이터 전송 속도를 달성할 수 있으며, 이에 비해 최대 1.6Gbit/s의 속도로 동등한 30nm급 프로세스 기술에서는 1.35V 및 1.5V DDR3 DRAM을 실현할 수 있습니다.이 모듈은 데이터 읽기 및 쓰기 시 ^[12]DDR4 SDRAM이 DDR3의 절반만 소비하도록 특별히 설계된 의사 오픈 드레인(POD) 기술을 사용했습니다.

32 nm 테크놀로지를 사용한 프로세서

2010년 1월에 출시된 인텔의 Core i3 및 i5 프로세서는 32 nm ^[13]테크놀로지를 사용한 최초의 양산 프로세서 중 하나입니다.코드네임 Sandy Bridge라고 불리는 인텔의 2세대 Core 프로세서도 32nm 제조 공정을 사용했습니다.인텔의 6코어 프로세서는 코드네임 Gulftown으로 Westmere 아키텍처를 기반으로 2010년 3월 16일 Core i7 980x Extreme Edition으로 출시되었으며 소매가격은 ^[14]약 1,000달러입니다.인텔의 보급형 6코어 i7-970은 2010년 7월 말에 출시되었으며 가격은 약 900달러입니다.

AMD는 또한 32nm SOI 프로세서를 2010년대 초에 출시했습니다.AMD의 FX 시리즈 프로세서는 코드네임 Zambezi로 AMD의 불도저 아키텍처를 기반으로 2011년 10월에 출시되었습니다.이 테크놀로지에서는 32nm SOI 프로세스, 모듈당 2개의 CPU 코어, 최대 4개의 모듈을 사용했습니다.이러한 모듈은 약 US$130의 쿼드코어 설계부터 $280의 8코어 설계까지 다양합니다.

2011년 9월, Ambarella Inc.는 디지털 스틸 카메라용 32 nm 기반의 A7L 시스템 온 어 칩 회선이 1080p60 고화질 비디오 기능을 ^[15]제공한다고 발표했습니다.

후계 노드

28 nm 및 22 nm

국제 반도체 기술 로드맵에 따르면 32nm 기술의 후속은 22nm 노드였습니다.인텔은 2011년 ^[16]말 22nm 반도체 양산을 시작해 2012년 ^[3][17]4월 첫 상용 22nm 디바이스 출시를 발표했다.TSMC는 32nm를 우회하여 2008년 40nm에서 2011년 ^[18]28nm로 뛰어올랐다.

레퍼런스

추가 정보

• Steen, S.; et al. (2006). "Hybrid lithography: The marriage between optical and e-beam lithography. A method to study process integration and device performance for advanced device nodes". Microelec. Eng. 83 (4–9): 754–761. doi:10.1016/j.mee.2006.01.181.

외부 링크

• 제조 장애에 대비하는 칩 메이커
• Sony, IBM, Toshiba가 반도체 연구를 위해 협력
• IBM과 AMD의 반도체 연구 파트너십 2006-07-16 Wayback Machine에서 아카이브
• 슬래시닷 토론
• 인텔 32 nm 프로세스
• 삼성 자체 정렬 이중 패턴 처리 기술^{[영구 데드링크]}

선행 45 nm

MOSFET 제조공정(CMOS)

에 의해 성공자 22 nm