AMD 10h

AMD 10h
K10 / 패밀리 10h
일반 정보
개시.2007
단종2012
공통 제조원
성능
최대 CPU 클럭 속도1700MHz ~3700MHz
FSB 속도1000MHz~2000MHz
아키텍처 및 분류
테크놀로지 노드65 nm ~ 32 nm
명령 집합AMD64(x86-64)
물리 사양
소켓
제품, 모델, 변종
코어명
역사
전임자K8 - 해머
후계자불도저 - 패밀리 15h

AMD 패밀리 10h 또는 K10은 K8 마이크로아키텍처를 기반으로 [1]한 AMD의 마이크로프로세서 마이크로아키텍처입니다.한때 K10이 [2]취소되었다는 보고가 있었습니다만, 서버용 최초의 3세대 Opteron 제품은 2007년 9월 10일에 출시되었습니다.데스크탑용 Phenom 프로세서는 K8 시리즈 프로세서(Athlon 64, Opteron, 64-bit SemPron)의 바로 뒤를 이어 2007년 11월 11일에 출시되었습니다.

명명법

일반적으로 이후 K8 없K-nomenclature 이름 변경을 공식적인 AMD문서 및 보도 자료에 20가 시작된 뒤 출연한 적이 있는 암호명 K8의 AMDK8 또는 애슬론 64프로세서 가족을 위해 사용 후 그 시간으로부터, AMD더 이상(원래 Kryptonite[3]을 상징)K-nomenclatures 사용하는 PC공동체에 의해 인식된다.05.

「K8L」이라는 이름은, 2005년에 Charlie Demerjian이 「The Inquirerr」[4]의 저자로 처음 붙인 것으로, 광범위한 IT커뮤니티에 의해서 편리한 약어로[5] 사용되고 있었습니다.AMD의 공식 문서에 의하면, 이 프로세서 패밀리는 「AMD Next Generation Processor Technology」[6]라고 불리고 있었습니다.

마이크로아키텍처는, 데스크탑·프로세서 라인의 코드명이 별 또는 별자리(초기 Phenom 모델은 Agena 및 Toliman)아래에 붙여졌기 때문에, 스타즈(Starchitecture 。

비디오 인터뷰에서,[7] Giuseppe Amato는 코드네임이 K10임을 확인했다.

The Inquirer에 의해 코드명 "K8L"이 나중에 Turion 64로 명명된 K8 패밀리의 저전력 버전을 의미하며 K10이 마이크로아키텍처의 [5]공식 코드명이라는 것이 밝혀졌다.

AMD는 패밀리 0Fh 프로세서(코드명 K8)의 후속 제품이기 때문에 패밀리 10h 프로세서라고 부릅니다.10h 및 0Fh는 CPUID x86 프로세서 명령의 주요 결과물입니다.16진수 번호부여에서 0Fh(h는 16진수 번호부여를 나타냄)는 10진수 15, 10h는 10진수 16입니다(때로 표시되는 "K10h" 형식은 "K" 코드와 패밀리 식별 번호의 부적절한 하이브리드입니다).

출시 및 배송 일정

타임라인

이력 정보

2003년 AMD는 K8 프로세서 패밀리 이후의 차세대 마이크로프로세서의 기능에 대해 Microprocessor Forum [8]2003을 포함한 다양한 이벤트 및 분석 회의에서 개요를 발표했습니다.차세대 마이크로프로세서가 도입하는 기능의 개요는 다음과 같습니다.

  • 스레드 아키텍처
  • 칩 레벨의 멀티프로세서.
  • 대규모 MP(멀티프로세서) 머신.
  • 10 GHz 동작
  • 훨씬 더 높은 성능의 슈퍼칼라, CPU 코어가 고장났습니다.
  • 대용량 캐시
  • 미디어/벡터 처리 확장입니다.
  • 분기 및 메모리의 힌트.
  • 보안 및 가상화
  • 확장 분기 예측 변수.
  • 정적 및 동적 전원 관리

2006년 4월 13일 AMD의 이그제큐티브 바이스 프레지던트 겸 마케팅 및 판매 담당 최고 책임자인 Henri Richard는 인터뷰에서 새로운 마이크로 아키텍처의 존재를 인정했습니다[9].

2006년 6월 AMD의 이그제큐티브 바이스 프레지던트 Henri Richard는 DigiTimes와의 인터뷰에서 향후 프로세서 개발에 대해 다음과 같이 말했습니다.

Q: 향후 3~4년간 AMD 프로세서 테크놀로지의 발전에 대해 어떻게 생각하십니까?A: Dirk Meyer가 분석가 회의에서 언급했듯이, 우리는 가만히 있지 않습니다.2007년에 도입될 현재의 K8 아키텍처의 갱신에 대해 설명했습니다.정수 퍼포먼스, 부동소수점 퍼포먼스, 메모리 대역폭, 상호접속 등 프로세서의 다양한 영역에서 대폭 개선되었습니다.

--

기간 확인

'바르셀로나' 다이샷

2006년 7월 21일 AMD의 사장 겸 최고운영책임자(COO) Dirk Meyer와 시니어 VP Marty Seyer는 새로운 마이크로아키텍처(architecture) 하에서 리비전 H의 새로운 마이크로프로세서의 출시일이 2007년 중순으로 예정되어 있으며 서버, 워크스테이션 및 하이엔드 데스크톱용 쿼드코어 버전이 포함되어 있음을 확인하였습니다.사용자용 데스크톱의 핵심 버전입니다.2007년에 출하된 리비전H Opteron 중 일부는 68W의 열설계전력을 발휘합니다.

2006년 8월 15일 오후 8시, AMD는 최초의 소켓 F 듀얼 코어 Opteron을 출시하면서 쿼드 코어 Opteron 부품의 최종 설계 단계(테이프 아웃)에 도달했다고 발표했습니다.다음 단계는 테스트와 검증이며, 몇 [11]개월 후에 샘플링이 이루어집니다.

2007년 6월 29일 AMD는 코드네임 Barcelona라는 이름의 서버 프로세서가 2007년 8월에 출하되고 파트너로부터의 대응 서버 시스템이 같은 해 [12]9월에 출하된다고 발표했습니다.

8월 13일, 최초의 바르셀로나 프로세서의 출하 예정일은 2007년 9월 10일로 설정되어 있습니다.그들은 Opteron 2348과 2350이 1.9GHz와 2.0GHz의 핵심 [13]주파수를 가질 것이라고 발표했다.

TLB 버그

2007년 11월 스테핑 B2의 번역 룩사이드 버퍼(TLB)에 레이스 상태가 발생하여 시스템이 [14]행업하는 일이 거의 없는 버그가 발견되어 AMD는 바르셀로나 프로세서의 제공을 중지했습니다.BIOS 또는 소프트웨어의 패치는 페이지 테이블의 캐시를 비활성화함으로써 버그를 회피할 수 있었습니다만, 5~20%의 퍼포먼스 저하로 연결되었습니다.이 패널티를 거의 완전히 피할 수 있는 커널 패치가 Linux용으로 공개되었습니다.2008년 4월에 AMD에 의해 새로운 스테핑 B3가 출시되었습니다.이것에는, 버그 수정과 그 외의 마이너한 [15]확장도 포함되어 있습니다.

내부 코드명

11월 2006년에, 보고서 및 부품의 핵심 속도 2.4GHz-2.9GHz에서 각각 512KBL2캐시 각 중심부, 2MBL3캐시, TDP125W.[16]의 최근 보고서에서 하이퍼 트랜스포트 3.0을 사용하고 있는 싱글 코어 변형이고 듀얼 코어 L3c가 있거나 없는(스피카 참가)범위로 다가오는 데스크 톱 부분 codenames 아제나, 아제나 FX를 폭로했다아프다(각각 코드명 Kuma 및 Rana)는 동일한 마이크로 아키텍처에서 사용할 [17]수 있습니다.

2006년 12월 14일 AMD Analyst Day 2006에서 AMD는 서버,[18] 데스크톱 및 모바일 프로세서의 공식 일정을 발표했습니다.서버 세그먼트에서는, AMD는 코드명의 「바르셀로나」와 「Budapest」라고 하는 아키텍처에 근거하는 2개의 새로운 프로세서를 8/4/2-way 서버와 1-way 서버용으로 각각 공개합니다.2007년 하반기에는 상기의 소비자용 쿼드코어 데스크톱 칩 시리즈의 특정 실장용으로 설계된 HyperTransport 3.0 및 소켓 AM2+가 공개될 예정입니다.이것들은 도시명(2007년 중반까지)에서 별 또는 별자리(Agena 등)로 명명규칙을 변경합니다.또한 AMD Quad FX P도 포함되어 있습니다.latform과 그 직속 후계 제품은 AMD Quad FX 플랫폼용 프로세서 제품군을 업데이트한 코드네임 Agena FX라는 하이엔드 듀얼 프로세서 버전을 지원합니다.새로운 데스크톱 쿼드코어 시리즈는 코드네임 Barcelona라는 서버 칩과 마찬가지로 공유 L3 캐시, 128비트 부동소수점(FP) 유닛 및 확장 마이크로아키텍처를 갖추고 있습니다.Agena는 데스크톱용 네이티브 쿼드코어 프로세서입니다.듀얼코어 모델인 Kuma는 3분기에 출시될 예정이며, 공유 L3 캐시가 없는 듀얼코어 버전인 Rana는 연말에 출시될 예정입니다.

후속 제품 출시

서버 로드맵에서[19] 코드네임 "Montreal"로 명명된 칩에 대한 자세한 내용은 총 12MB의 L3[20] 캐시를 가진 2개의 "Shanghai" 코어의 MCM 기술을 사용하여 코드네임 "AMD K10.5"[21]로 명명되었습니다.Shanghai용 데스크톱 변종은 코드네임 Ridgeback입니다.[22]그 후 통합 그래픽 코어(AMD Accelerated Processing Unit) 또는 네이티브 옥탈 코어(8 core) 서버 아키텍처(코드명 Sandtiger) 및 저전력 운용용으로 최적화된 Bobcat 코어를 기반으로 한 제품 출시입니다.

모델 명명 변경

6월 초 Computex 2007에서 AMD 마이크로프로세서의 명명 방식에 관한 새로운 정보가 공개되었습니다.4자리 모델 [23]번호 앞에 퍼포먼스와 전원 엔벨로프를 나타내는 추가 문자가 표시됩니다.

새로운 프로세서 라인의 모델 번호는 이전 제품인 Athlon 64 시리즈 프로세서가 사용했던 PR 등급에서 변경된 것으로 보입니다(Phenom FX 시리즈는 제외, Athlon 64 FX 시리즈의 명명법을 따르는 것이 권장됨).데일리 보도대로기술,[24] 모델 번호는 AA-@##로 영숫자 형식으로 되어 있습니다.여기서 AA는 알파벳 문자이며, 첫 번째 문자는 프로세서 클래스를 나타내고 두 번째 문자는 일반적인 TDP 전력 엔벨로프를 나타냅니다.문자 @는 시리즈인디케이터로 브랜드(아래 표 참조)에 따라 다릅니다.마지막 3글자(##)는 모델 번호입니다.숫자가 클수록 퍼포먼스가 향상됩니다.

모델 번호에 대한 자세한 내용은 알려지지 않았지만 프로세서는 프리미엄, 중급, 가치의 3가지 세그먼트로 나뉩니다.프리미엄 세그먼트 모델 번호에는 AsRock [25]웹사이트에서 웹에서 발견된 프로세서 클래스 "G", 중간 세그먼트 "B" 및 값 수준 "L"이 있습니다.마찬가지로 "65W 초과", "65W" 및 "65W 미만"의 3가지 레벨의 TDP는 각각 [24]"P", "S" 및 "E"로 표시됩니다.

2007년 11월 현재 AMD는 프로세서 코어의 수를 나타내기 위해 모델명과 X2/X3/X4의 별명에서 문자를 삭제하고 프로세서 [26]패밀리의 첫 번째 문자는 LE 프레픽스를 사용하고 있습니다.Sempron은 다음과 같습니다.

시리즈[27] 번호
프로세서 시리즈 인디케이터
Phenom 쿼드코어(아제나) 9
페넘 트리플 코어(Toliman) 8
Athlon 듀얼코어(Kuma) 7
Athlon 싱글코어(Lima) 1
Sempron LE 싱글코어(스파르타) 1

라이브 데모

2006년 11월 30일 AMD 라이브에서는 Windows Server 2003 64비트 Edition을 실행하면서 "바르셀로나"로 알려진 네이티브 쿼드코어 칩을 처음으로 [28]공개 시연했습니다.AMD는 실제 부하에서 퍼포먼스를 70% 확장하여 코드명 [29]Clovertown인 인텔 Xeon 5355 프로세서보다 뛰어난 성능을 자랑합니다.차세대 AMD 마이크로프로세서 아키텍처의 첫 번째 리비전에 관한 자세한 내용은 클럭 [30][31]속도 등 웹에서 확인할 수 있습니다.

2007년 1월 24일 AMD의 이그제큐티브 바이스 프레지던트 Randy Allen은 라이브 테스트에서 다양한 워크로드에 대해 "바르셀로나"는 Clovertown 듀얼 프로세서 (2P)와 동등한 인텔 Xeon의 쿼드코어 [32]프로세서에 비해 40%의 퍼포먼스가 우수하다고 주장했습니다.코어당 부동소수점의 예상 성능은 같은 클럭 [33]속도로 K8 패밀리의 약 1.8배입니다.

2007년 5월 10일 AMD는 코드명 Agena FX 및 칩셋으로 명명된 새로운 프로세서를 시연하는 비공개 이벤트를 개최하였습니다.이 중 하나는 RD790 칩셋에 Radeon HD 2900 XT 그래픽 카드를 탑재한 AMD Quad FX 플랫폼입니다.또, 720p 비디오를 다른 포맷으로 변환하는 것도 실증되었습니다.8개의 코어가 모두 다른 [34]작업에 의해 100% 최대가 되었습니다.

자매 마이크로아키텍처

또한 비슷한 시기에 자매 마이크로아키텍처가 출시될 예정입니다.이 아키텍처는 소형 폼 팩터 기능뿐만 아니라 모바일 플랫폼의 저소비 전력 칩에 초점을 맞출 예정입니다.이 마이크로아키텍처에는 모바일 최적화 크로스바 스위치와 메모리 컨트롤러 및 기타 온다이 컴포넌트, HyperTransport 3.0 링크 전원 관리 등의 특수 기능이 포함되어 있습니다.당시 AMD는 코드명을 지정하지 않고 단순히 "New Mobile Core"라고 명명했습니다.

2006년 12월 분석일에 이그제큐티브 바이스 프레지던트 Marty Seyer는 코드네임 Griffin이라는 새로운 모바일 코어가 K10 마이크로아키텍처로부터 계승된 전력 최적화 테크놀로지를 사용하여 2008년에 출시되었지만 K8 설계에 근거하고 있다고 발표했습니다.

릴리스의 반복

2007년 후반에서 2008년 2분기까지는 45nm 프로세스노드에서 [35]코어가 변경되어 FB-DIMM 지원, Direct Connect Architecture 2.0, RAS(신뢰성, 가용성 및 보수성 향상) 등의 기능이 강화될 예정입니다.이 플랫폼에서는 I/O 가상화, PCI Express 2.0, 10기가비트 NIC, 대용량 캐시 등에 대한 지원도 추가됩니다.

그러나 [36][37]인기도가 낮아 향후 AMD 제품의 로드맵에서 FB-DIMM 지원이 제외된 것으로 알려졌다.또, 업계 표준으로서의 FB-DIMM의 장래성도 의문시되고 있다.

The Inquirr에 의해 발행된 기사는 타임라인의 이전 보고서를 뒷받침한다(이 기사에서 인용됨).보고서에 따르면 서버 프로세서 코어의 반복은 3가지입니다.하나는 새로운 CPU 코어 컴포넌트와 마이크로아키텍처를 탑재하여 2007년 2분기 예정이지만 오래된 HyperTransport 2.0 인프라스트럭처를 기반으로 구축되어 있습니다.두 번째는 소켓 AM2+ 또는 소켓 AM3를 탑재한 싱글 소켓 시스템용 부다페스트입니다.세 번째 코드명은 Shanghai입니다.서버 칩의 업데이트는 45nm [38]프로세스를 기반으로 하며 2008년 [39]1분기부터2분기까지 HyperTransport 3.0 및 DDR3 구현이 예정되어 있습니다.

2007년 9월 17일 AMD는[40] 3코어(트리플코어) 프로세서를 Toliman이라는 코드명인 Phenom 브랜드 제품 라인업으로 출시한다고 발표했습니다.AMD관계자는 한 인터뷰에서 이 제품은 ATI기술에서 quad-core 프로세서와 이 기술을 통해 하나의 최고급 GPU코어의 일부분을 불어 끔으로써 하나 또는 더 주류를 이루는 GPU에 cores을 만드는데 대중적으로 했는지가 되triple-core 처리기 네명의 cores[41]의 폐쇄 퓨즈를 추가할 이익이라고 반박했다.지도 나쁘지도 않은rcuit는 연구개발 비용을 절감하면서 더 많은 시장을 공략하기 위한 것입니다.트리플코어 프로세서는 쿼드코어 모델에서도 동일한 사양의 프로세서를 채택하고 있으며 AMD 브랜딩 스킴에 따르면 프로세서 라인업은 Phenom 트리플코어 8000 시리즈로 명명됩니다.프로세서 라인은 AMD가 Value, Mainstream 외에 제4의 시장 세그먼트 또는 "하이엔드 메인스트림" 세그먼트에 초점을 맞춥니다.그리고 성능 부문에서 면담을 BetaNews는 목표 대상의 고객들의 프로세서다"로 게이머와 시스템 건설 업체에서 요구하는 사람들보다 나은 성능을 더 낼지만 기꺼이 너무 큰 처리 능력을 요구하지 않"[42][43]는 동안이 싱글 코어(셈프론)변형을 저가품 시장, 그리고 듀얼(애슬론.)varian미드레인지 시장용 및 쿼드코어(Phenom 쿼드코어 9000 시리즈 및 Phenom FX) 베리안트는 동시에 하이엔드 시장에서도 볼 수 있습니다.

또, 2008년에는 AMD Quad FX 플랫폼을 대체하는 Deneb FX와 메인스트림용 Deneb을 도입할 예정입니다.Proposal과 Regor는 저시장 부문에서도 Kuma와 Rana를 대체할 예정입니다.2006년 후반에 명명된 소켓 AM2+는 원래 AM3 소켓이었지만 명명 규칙이 변경됨에 따라 DDR3를 지원하는 차세대 컨슈머 데스크톱 소켓이 소켓 AM3가 [44]될 것입니다.

특징들

제조 테크놀로지

AMD는 SOI(Silicon-on-Insulator) 기술을 사용하여 65nm 피처폭으로 제조된 마이크로프로세서를 선보였습니다.K10의 발매는 이 제조공정의 [45]볼륨램프와 일치하기 때문입니다.서버는 소켓 F(1207) 이후 1207핀 소켓인프라스트럭처용으로 생산됩니다.이 소켓은 AMD의 단기 로드맵에서 유일한 서버 소켓입니다.데스크탑 부품은 소켓 AM2 또는 소켓 AM2+로 제공됩니다.

AMD는 테크놀로지 분석의[46] 날 동안 CTI(Continuous Transistor Improvement)와 STT(Shared Transist Technology)를 사용하면 최종적으로 65nm 프로세스 CPU에 실리콘-게르마늄-온-인슐레이터(SGOI)[47]를 구현할 수 있다고 발표했습니다.

이후 프로세서는 45nm SOI 기술을 사용하여 제조되었습니다.

"APU" K10 프로세서는 32 nm SOI 기술을 사용하여 제조되었습니다.

45 nm부터 액침 리소그래피를 사용했습니다.

지원되는 DRAM 규격

K8 패밀리는 메모리 레이텐시에 특히 민감한 것으로 알려져 있습니다.K8 패밀리는 다이 메모리 컨트롤러(CPU에 내장)를 사용하여 이를 최소화함으로써 메모리 레이텐시에 대한 설계상 퍼포먼스가 향상되기 때문입니다.외부 모듈의 레이텐시가 증가하면 이 기능의 유용성이 없어집니다.DDR2 RAM은 DDR의 1/2가 아닌 외부 데이터 주파수의 1/4 클럭에 의해 내부적으로 구동되기 때문에 기존 DDR RAM에 비해 레이텐시가 다소 증가합니다.단, DDR2의 명령어클럭 레이트는 DDR에 비해2배 증가하며 기타 레이텐시 저감 기능(추가 레이텐시 등)이 도입되어 있기 때문에 CAS 레이텐시만을 기준으로 한 일반적인 비교로는 불충분합니다.예를 들어 소켓 AM2 프로세서는 DDR-400 SDRAM을 사용하는 소켓939 프로세서로 DDR2 SDRAM을 사용했을 때와 같은 성능을 발휘하는 것으로 알려져 있습니다.K10 프로세서는 DDR2-1066(1066MHz)[48]까지 DDR2 SDRAM을 지원합니다.

일부 데스크 톱 K10 프로세서 AM2+만 DDR2 AM3K10 프로세서 둘 다 DDR2과 DDR3 지원을 지지하고 있다.몇 AM3motherboards 둘 다 DDR2과 DDR3 슬롯(이것은 동시에 양쪽 형식에 적합할 수 있다는 의미는 아니)지만, 대부분을 위해서만 DDR3을 가지고 있다.

링크스 데스크 톱 프로세서만 지원 DDR3, 그들이 사용하는 미 육군의 최상위 기준교범 소켓.

높은 계산 스루풋

그것은 또한 AnandTech, 디 인콰이어러와Geek.com)은 마이크로 프로세서는 마이크로 아키텍처를 구현하는 것은 중심부에 체제 현황 평가 실행 단위의 너비에 두 모습을 보여 줄 것 같은 여러가지 오염원(에 의해 보도되었다.메모리 서브 시스템(하중과 개선된 프리 패치 메커니즘 re-ordering 같은)뿐만 아니라 쌍커풀이 지시 전달인지 및 하중에서 중요한 개선 사항들의 도움으로, 그것의 고성능 과학적인 컴퓨팅 작업을 잠재적으로 인텔의 제온, 코어와의 경쟁력 제고를 프로세서의 적합성을 올릴 것이다.2, Itanium 2과 기타 현대적인 마이크로 프로세서.

각 중심부의 계산 처리 속도의 개선점의 많은 아래에 적혀 있다.

마이크로아키텍처 특성

K10 건축물이다.
오버레이 설명을 L2캐시 배열을 제외하고 K10 싱글 코어다.

그 마이크로 아키텍처의 특징은 다음과 같다.[49]

  • 폼 팩터
    • 소켓 AM2+DDR2과 65nm페넘 및 애슬론 7000시리즈.
    • 소켓 AM3은 DDR2 또는 DDR3 Semprons을 응원하고 45nm페넘 II및 애슬론 II시리즈와 함께.그들은 또한 AM3+ motherboards에 DDR3 사용될 수 있다.참고 모든 K10 페넘 프로세서다 뒤로 소켓 AM2+과 소켓 AM2,45nm페넘 IIProcessors와 호환되는 오직 소켓 AM2+에 사용할 수 있는입니다. 링크스 프로세서 중 AM2+도 AM3를 사용하지 않는다.
    • 소켓 미 육군의 최상위 기준교범 DDR3과 링크스 프로세서에 대하다.
    • 소켓 FDDR2, DDR3 상하이에 있으며, 나중에 옵테론 프로세서와.
  • 명령 집합 추가 및 확장
    • 새로운 비트 조작 명령 ABM: 선행 제로 카운트(LZCNT) 및 인구 카운트(POPCNT)
    • SSE4a로 명명된 새로운 SSE 명령: 마스크 시프트 명령(EXTRQ/INSERTQ)과 스칼라 스트리밍 스토어 명령(MOVNTSD/MOVNTTS)의 조합입니다.이러한 순서는 인텔의 SSE4에는 기재되어 있지 않습니다.
    • 비정렬 SSE 로드 조작 명령 지원(이전에는 16바이트 얼라인먼트가 [50]필요)
  • 실행 파이프라인 확장
    • 128비트 와이드 SSE 유닛
    • 사이클당 128비트 로드를 2회 실행할 수 있는 넓은 L1 데이터 캐시 인터페이스(K8에서는 사이클당 64비트 로드를 2회 사용할 수 있음)
    • 낮은 정수 분할 지연 시간
    • 512 엔트리 간접 브랜치 프레딕터 및 대규모 리턴 스택(K8보다 2배 크기) 및 브랜치 타깃 버퍼
    • 사이드 밴드 스택옵티마이저: 레지스터 스택포인터의 증감 전용
    • 고속 패싱된 CALL 및 RET-Im 명령(구 마이크로코드) 및 SIMD 레지스터에서 범용 레지스터로의 MOV
  • CPU 다이로의 새로운 테크놀로지 통합:
    • 4개의 프로세서 코어(쿼드코어)
    • CPU 코어용 전원 플레인과 메모리 컨트롤러/노스 브릿지를 분할하여 보다 효율적인 전원 관리를 실현합니다.처음에는 Dynamic Independent Core Engagement(D)라고 불립니다. AMD의 I.C.E.로 현재는 Enhanced PowerNow!(인디펜던트 다이내믹 코어 테크놀로지라고도 불립니다)에 의해 코어 및 노스브리지(내장 메모리 컨트롤러)는 독립적으로 [51]소비전력을 확대 또는 축소할 수 있습니다.
    • 부하가 걸리지 않을 때 코어의 회로 일부를 셧다운하는 것으로, 「CoolCore」테크놀로지라고 불립니다.
  • 메모리 서브시스템의 개량점:
    • 액세스 레이텐시의 향상:
      • 다른 로드 및 스토어보다 먼저 로드 정렬 지원
      • K8의 16바이트가 아닌 보다 적극적인 명령 프리페치, 32바이트 명령 프리페치
      • 읽기 버퍼링용 DRAM 프리페처
      • 경합을 줄이기 위해 RAM에 대한 버퍼 버스트 라이트백
    • 메모리 계층 변경:
      • K8 패밀리의 L2 캐시가 아닌 L1 캐시에 직접 프리페치
      • 32방향으로 설정된 관련 L3 피해자 캐시 크기는 최소 2MB이며, 공유 인식 교체 정책을 통해 단일 다이 상의 프로세싱 코어 간에 공유됩니다(각각 512K의 독립된 전용 L2 캐시 포함).
      • 확장 가능한 L3 캐시 설계로 45nm 프로세스 노드에 대해 6MB가 계획되었으며 칩 이름은 Shanghai입니다.
    • 주소 공간 관리 변경:
      • 2개의 64비트 독립 메모리 컨트롤러(각 컨트롤러에는 독자적인 물리 주소 공간이 있습니다).이것에 의해, 멀티 스레드가 많은 환경에서 랜덤한 메모리 액세스가 발생했을 경우에, 사용 가능한 대역폭을 보다 효율적으로 활용할 수 있습니다.이 접근방식은 2개의 64비트 데이터 채널이 단일 공통 주소 공간에 바인딩된 이전의 "인터리브" 설계와는 대조적입니다.
      • 태그 부착 Lookaside 버퍼 확장, 1GB 페이지 엔트리 지원 및 128엔트리 2MB 페이지 TLB 신규 지원
      • 48비트 메모리 어드레싱으로 256TB 메모리 서브시스템[52] 지원
      • 메모리 미러링(또는 매핑된 DIMM 어드레싱),[53] 데이터 포이즈닝 지원 및 확장 RAS
      • AMD-V 네스트 페이징을 통해 MMU 가상화를 개선.월드 스위치 시간을 25% 단축할 수 있었습니다.
  • 시스템 인터커넥트의 향상:
    • HyperTransport 재시도 지원
    • HyperTransport 3.0 지원.HyperTransport Link는 소켓당8개의 포인트 투 포인트 링크를 만듭니다.
  • 플랫폼 레벨의 확장 기능 및 추가 기능:

피처 테이블

CPU

CPU 기능 표

APU

APU 기능 표

데스크 톱

페넘 모델

Agena(65 nm SOI, 쿼드코어)

Toliman(65 nm SOI, 트라이코어)

Phenom II 모델

Thuban (45 nm SOI, 헥사코어)

Zosma (45 nm SOI, 쿼드코어)

Deneb (45 nm SOI, 쿼드코어)

  • AMD K10 코어x 4
  • L1 캐시: 코어당 64KB 명령 및 64KB 데이터
  • L2 캐시: 코어당 512 KB, 풀 스피드
  • L3 캐시: 모든 코어 간에 6MB 공유.800 시리즈에서는 결함으로 인해 2MB의 L3 캐시가 비활성화되어 있습니다.
  • 메모리 컨트롤러: 듀얼채널 DDR2-1066MHz(AM2+), 듀얼채널 DDR3-1333(AM3) (변화 없는 옵션 포함)
  • ISA 확장 기능: MMX, 확장 3DNow!, SSE, SSE2, SSE3, SSE4a, ABM, AMD64, Cool'n'Quiet, NX 비트, AMD-V
  • 소켓 AM2+, 소켓 AM3, HyperTransport(1800~2000MHz)
  • 소비전력(TDP): 65, 95, 125 및 140와트
  • 초판
    • 2009년 1월 8일 (C2 스테핑)
  • 클럭 레이트: 2500 ~3700 MHz
  • 모델: Phenom II X4 805 - 980 (840 및 850 제외)

42 TWKR Limited Edition (45 nm SOI, 쿼드코어)

AMD는 한정판 Deneb 기반 프로세서를 극단적인 오버클럭 사용자 및 파트너에게 출시했습니다.제조된 것은 100대 미만입니다.

"42"는 공식적으로 2GHz로 작동하는 4개의 코어를 나타내지만, 생명, 우주, 그리고 "The Hitchhiker's Guide to the [56]Galaxy"에 나오는 모든 것에 대한 해답이기도 합니다.

Propus (45 nm SOI, 쿼드코어)

Heka (45 nm SOI, 트라이코어)

  • 3개의 AMD K10 코어 (칩 하베스트 기술을 사용) (1개의 코어는 무효)
  • L1 캐시: 코어당 64KB 명령 및 64KB 데이터
  • L2 캐시: 코어당 512 KB, 풀 스피드
  • L3 캐시: 모든 코어 간에 6 MB 공유
  • 메모리 컨트롤러: 듀얼채널 DDR2-1066MHz(AM2+), 듀얼채널 DDR3-1333(AM3) (변화 없는 옵션 포함)
  • ISA 확장 기능: MMX, 확장 3DNow!, SSE, SSE2, SSE3, SSE4a, ABM, AMD64, Cool'n'Quiet, NX 비트, AMD-V
  • 소켓 AM3, HyperTransport, 2000MHz
  • 소비전력(TDP): 65 와트 및 95 와트
  • 초판
    • 2009년 2월 9일 (C2 스테핑)
  • 클럭 레이트: 2500~3000MHz
  • 모델: Phenom II X3 705e - 740

Callisto (45 nm SOI, 듀얼코어)

  • 2개의 AMD K10 코어(칩 하베스트 기술을 사용), 2개의 코어가 비활성화되어 있음
  • L1 캐시: 코어당 64KB 명령 및 64KB 데이터
  • L2 캐시: 코어당 512 KB, 풀 스피드
  • L3 캐시: 모든 코어 간에 6 MB 공유
  • 메모리 컨트롤러: 듀얼채널 DDR2-1066MHz(AM2+), 듀얼채널 DDR3-1333(AM3) (변화 없는 옵션 포함)
  • ISA 확장 기능: MMX, 확장 3DNow!, SSE, SSE2, SSE3, SSE4a, ABM, AMD64, Cool'n'Quiet, NX 비트, AMD-V
  • 소켓 AM3, HyperTransport, 2000MHz
  • 소비전력(TDP): 80 와트
  • 초판
    • 2009년 6월 1일 (C2 스테핑)
  • 클럭 레이트: 3000~3500MHz
  • 모델: Phenom II X2 545 - 570

Regor (45 nm SOI, 듀얼코어)

Athlon X2 모델

Kuma(65 nm SOI, 듀얼코어)

Regor/Deneb (45 nm SOI, 듀얼코어)

애슬론 II 모델

Zosma (45 nm SOI, 쿼드코어)

Propus (45 nm SOI, 쿼드코어)

Rana (45 nm SOI, 트라이코어)

Regor (45 nm SOI, 듀얼코어)

Sargas (45 nm SOI, 싱글코어)

Lynx(32 nm SOI, 듀얼 또는 쿼드코어)

Sempron 모델

Sargas (45 nm SOI, 싱글코어)

Sempron X2 모델

Regor (45 nm SOI, 듀얼코어)

Lynx(32 nm SOI, 듀얼코어)

라노 "APU"

Lynx(32 nm SOI, 듀얼 또는 쿼드코어)

K10 마이크로아키텍처를 기반으로 한 제1세대 데스크톱 APU는 2011년에 출시되었습니다(Lynx Athlon II 및 Sempron X2 등 일부 모델은 그래픽 기능을 제공하지 않습니다).

  • GlobalFoundries SOI 프로세스에서의 제조 32 nm
  • 소켓 FM1
  • 다이 사이즈: 228mm2, 트랜지스터[61][62] 11억7800만개 탑재
  • AMD K10 코어(L3 캐시 없음)
  • GPU: 테라스케일 2
  • 모든 A 및 E 시리즈 모델에는 Redwood급 통합 그래픽스 온 다이(듀얼 코어 모델의 경우 BeaverCreek, 쿼드 코어 모델의 경우 WinterPark)가 탑재되어 있습니다.Sempron 및 Athlon 모델에서는 내장 [63]그래픽스는 제외됩니다.
  • 최대 4개의 DIMM, 최대 DDR3-1866 메모리 지원
  • 5 GT/s UMI
  • 내장 PCIe 2.0 컨트롤러
  • 일부 모델은 Turbo Core 기술을 지원하여 열 사양이 허락하는 경우 CPU의 고속 작동 가능
  • 일부 모델은 전용 Radeon HD 6450, 6570 또는 6670 전용 그래픽 카드를 지원하는 하이브리드 그래픽 기술을 지원합니다.이는 AMD 700 및 800 칩셋 시리즈에서 현재 사용 가능한 Hybrid Cross FireX 기술과 유사합니다.
  • ISA 확장 기능: MMX, 확장 3DNow!, SSE, SSE2, SSE3, SSE4a, ABM, NX 비트, AMD64, Cool'n'Quiet, AMD-V
  • 모델: Lynx 데스크톱 APU 및 CPU

모바일.

Turion II(울트라) 모델

"Caspian" (45 nm SOI, 듀얼코어)

투리온 II 모델

"Caspian" (45 nm SOI, 듀얼코어)

'챔플레인' (45 nm SOI, 듀얼코어)

애슬론 II 모델

"Caspian" (45 nm SOI, 듀얼코어)

'챔플레인' (45 nm SOI, 듀얼코어)

Sempron 모델

"Caspian" (45 nm SOI, 싱글코어)

투리온 II 네오 모델

Geneva (45 nm SOI, 듀얼코어)

Athlon II 네오 모델

Geneva (45 nm SOI, 듀얼코어)

"Geneva" (45 nm SOI, 싱글코어)

V 모델

"Geneva" (45 nm SOI, 싱글코어)

챔플레인(45nm SOI, 싱글코어)

Phenom II 모델

'챔플레인'(45nm SOI, 쿼드코어)

'챔플레인'(45nm SOI, 트라이코어)

'챔플레인' (45 nm SOI, 듀얼코어)

Lano APU

'사빈'(32nm SOI, 듀얼 또는 쿼드코어)

서버

서버에는 Opteron 65 nm와 45 nm의 2세대의 K10 기반 프로세서가 있습니다.

후계자

주요 기사: AMD Fusion, Buldozer(마이크로 아키텍처), AMD Bobcat

AMD는 Thuban 이후 K10 기반 CPU 개발을 중단하고 메인스트림 데스크톱 및 노트북용 Fusion 제품과 퍼포먼스 시장용 불도저 기반 제품에 초점을 맞췄습니다.그러나 Fusion 제품 패밀리에서는 1세대 A4, A6, A8 시리즈 칩(Lano APU)과 같은 APU는 Radeon 그래픽 코어와 함께 K10에서 파생된 CPU 코어를 계속 사용했습니다.K10과 그 파생 모델은 2012년 Trinity 기반 APU의 도입으로 생산 중단되었습니다.APU의 K10 코어를 불도저에서 파생된 코어로 대체했습니다.

패밀리 11h 및 12h 파생상품

Turion X2 울트라 패밀리 11h

상세정보 : AMD 모바일 플랫폼 puma Puma 플랫폼 (2008년)및 AMD Turion tur Turion X2 Ultra

패밀리 11h 마이크로아키텍처는 K8과 K10의 조합으로 노트북의 소비전력이 낮아 Turion X2 Ultra로 출시되었으며, 이후 완전히 K10 기반의 [1]설계로 대체되었습니다.

퓨전 패밀리 12h

상세정보 : AMD 액셀러레이티드 프로세싱 유닛» Lano

패밀리 12h 마이크로아키텍처는 K10 [68][69]설계의 파생 모델입니다.

  • 복잡성과 위험을 피하기 위해 CPU와 GPU를 모두 재사용했습니다.
  • 소프트웨어와 물리적인 통합으로 Fusion(APU) 마이크로아키텍처가 달라짐
  • 클럭 게이트를 포함한 전력 절약 향상
  • 하드웨어 프리페처의 개선
  • 메모리 컨트롤러 재설계
  • 코어당 1MB L2 캐시
  • L3 캐시 없음
  • 온다이 GPU가 메모리에 액세스하기 위한 새로운 버스 2대(Apion 인터페이스 및 Galic 인터페이스)
    • AMD Fusion Compute Link (Onion) - CPU 캐시 및 일관된 시스템 메모리에 대한 인터페이스 (캐시 일관성 참조)
    • Radeon 메모리 버스(Garlic) - 메모리에 직접 연결된 전용 비코히런트 인터페이스

미디어 토론

주의: 이러한 미디어 토론은 발행일 오름차순으로 기재되어 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ a b "List of AMD CPU microarchitectures - LeonStudio". LeonStudio - CodeFun. 3 August 2014. Archived from the original on 26 September 2020. Retrieved 12 September 2015.
  2. ^ AMD의 K10이 지연 또는 불통인 경우 The Inquerr
  3. ^ Hesseldahl, Arik (2000-07-06). "Why Cool Chip Code Names Die". forbes.com. Retrieved 2007-07-14.
  4. ^ "The Inquirer report". The Inquirer. Archived from the original on September 6, 2007.{{cite web}}: CS1 유지보수: 부적합한 URL(링크)
  5. ^ a b Valich, Theo. "AMD explains K8L misnomer". The Inquirer. Archived from the original on February 10, 2007. Retrieved 2007-03-16.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)
  6. ^ AMD 차세대 프로세서 테크놀로지 공식 발표
  7. ^ Giuseppe Amato(AMD의 테크니컬 디렉터, 세일즈 및 마케팅 EMEA)의 비디오 인터뷰 2009-07-12년 아카이브.오늘 2007년 2월
  8. ^ Microprocessor Forum 2003 프레젠테이션 슬라이드
  9. ^ Hall, Chris. "Re-defining microprocessors: Q&A with AMD's Henri Richard". DigiTimes.com. Archived from the original on March 13, 2006. Retrieved 2007-03-18.
  10. ^ AMD의 미래 비전 - Henri Richard 인터뷰
  11. ^ "Next-Generation AMD Opteron Paves The Way For Quad-Core". crn.com. 2006-08-15. Archived from the original on 2012-02-06. Retrieved 2007-04-19.
  12. ^ "AMD to Ship Industry's First Native x86 Quad-Core Processors In August". amd.com. 2007-06-29.
  13. ^ "AMD to launch two Barcelona-based processors in September". tgdaily.com. 2007-08-13. Archived from the original on 2007-10-16.
  14. ^ dailytech.com: AMD의 TLB 프로세서의 버그에 대해 Wayback Machine에서 2009-02-18로 아카이브, 2007년 12월 5일
  15. ^ xbitlabs.com: ... TLB 버그– 과거 2009-02-09년 Wayback Machine 아카이브 완료, 2008년 3월 26일
  16. ^ "AMD Quad-Core Altair upcoming in 2007 Q3". HKEPC. 2006-10-03. Archived from the original on 2006-10-31.
  17. ^ "AMD to enter K10 era in 2H 2007". HKEPC. 2006-10-04. Archived from the original on 2006-10-11.
  18. ^ "2006 Analyst Day Slides". Archived from the original on 2014-02-21. Retrieved 2008-12-02.
  19. ^ "The Inquirer report". The Inquirer. Archived from the original on 2007-09-12.{{cite web}}: CS1 유지보수: 부적합한 URL(링크)
  20. ^ FudZilla 리포트
  21. ^ FudZilla 리포트
  22. ^ 2007년 8월 1일 취득한 Fudzilla 보고서 2007년 10월 16일 Wayback Machine에서 아카이브 완료
  23. ^ "How to decipher AMD's new CPU naming code". Gadget Lab. 2007-06-04. Archived from the original on June 6, 2007.
  24. ^ a b "DailyTech report". Archived from the original on 2007-10-14. Retrieved 2007-06-05.
  25. ^ XTReview 이미지:AsRock BIOS 1.40은 Athlon X2 BE-xxx 및 Sempron LE-xxxx 프로세서를 지원합니다.
  26. ^ "AMD Revised Desktop Model Number Structure". VR-Zone. 2007-10-09. Archived from the original on October 11, 2007.
  27. ^ 2007년 10월 9일 취득된 VR-Zone 보고서 Wayback Machine에서 2007년 10월 11일 아카이브 완료
  28. ^ "AMD Demonstrates Its Quad Core Server Chips". CNET.com. 2006-11-30.
  29. ^ "AMD Demonstrates Barcelona; The First True, Native Quad Core Opteron". legitreviews.com. 2006-11-30.
  30. ^ "Quick Look at AMD Quad Core Barcelona". arstechnica.com. 6 December 2006.
  31. ^ "The Inquirer article". The Inquirer. Archived from the original on May 16, 2007.{{cite web}}: CS1 유지보수: 부적합한 URL(링크)
  32. ^ "AMD Expects Quad Core Barcelona to Outperform Clovertown by 40%". dailytech.com. 2007-01-25. Archived from the original on 2007-02-27. Retrieved 2007-04-19.
  33. ^ "Go to 'Barcelona' over 'Cloverton'". CNET.com. 2007-01-23.
  34. ^ "TGDaily report". Archived from the original on 2007-09-26. Retrieved 2007-05-11.
  35. ^ "AMD Outlines Quad Core Computing". www.pcpro.co.uk. 2006-09-19. Archived from the original on 2007-04-27. Retrieved 2007-04-19.
  36. ^ "Intel Pulls Back from FB-DIMM". inquirer.net. 2006-09-07. Archived from the original on 2012-09-12.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)
  37. ^ "No Shocker Here". legitreviews.com. 2006-09-15.
  38. ^ "DailyTech report". Archived from the original on 2007-02-12. Retrieved 2007-04-19.
  39. ^ "AMD Quad Cores: The Whole Story Unfolded". inquirer.net. 2006-09-16. Archived from the original on May 19, 2007.{{cite news}}: CS1 유지보수: 부적합한 URL(링크)
  40. ^ AMD 발표, 2007년 9월 17일 취득
  41. ^ 2007년 10월 12일 Wayback Machine에서 아카이브된 Computer World 보고서, 2007년 10월 9일 취득
  42. ^ 2007년 9월 17일에 취득된 베타 뉴스 리포트
  43. ^ Beta News 인터뷰, 2007년 9월 17일 취득
  44. ^ "AMD: 45nm, DDR3, and AM3 in 2008". dailytech.com. 2007-05-02. Archived from the original on 2007-05-05. Retrieved 2007-05-02.
  45. ^ "An AMD Update: Fab 36 Begins Shipments, Planning for 65 nm process and AM2 Performance". AnandTech. 2006-04-04.
  46. ^ 2006 AMD Analyst Day 2006 페이지 2009년 5월 17일 Wayback Machine에서 아카이브
  47. ^ Ostrander, Daryl. "2006 Technology Analyst Day Slides" (PDF). Advanced Micro Devices. Archived from the original (PDF) on January 13, 2007. Retrieved 2007-03-19.
  48. ^ "AMD's next-generation Star supports DDR2-1066 & SSE4a". HKEPC Hardware. Retrieved 2007-03-19.
  49. ^ Shimpi, Anand Lal. "Barcelona Architecture: AMD on the Counterattack". AnandTech. Archived from the original on 19 March 2007. Retrieved 2007-03-18.
  50. ^ Case, Loyd. "AMD Unveils Barcelona Quad-Core Details". Ziff Davis. Retrieved 2007-03-18.[데드링크]
  51. ^ "AMD Next Generation Processor Technology Slides". HardOCP. 2006-08-22.
  52. ^ "BIOS and Kernel Developer's Guide (BKDG) For AMD Family 10h Processors" (PDF). p. 24. Archived from the original (PDF) on June 9, 2011. Retrieved 2010-05-29. Physical address space increased to 48 bits.
  53. ^ "BIOS and Kernel Developer's Guide (BKDG) for AMD Family 15h Models 10h-1Fh Processors" (PDF). support.amd.com. Advanced Micro Devices. June 4, 2013. p. 340. Retrieved January 25, 2015.
  54. ^ 이 문서에서 컴퓨터 메모리의 일반적인 접두사는 "base-byte"(KB) = 2바이트인10 base-2 값을 나타냅니다.
  55. ^ a b c d e f g h i "List of Unlockable AMD CPUs".
  56. ^ "Legit Reviews - Technology News & Reviews".
  57. ^ a b "AMD Athlon II Key Architectural Features". Advanced Micro Devices. Archived from the original on December 2, 2010. Retrieved July 8, 2010.
  58. ^ Athlon II: Viele neue explare derneuen Einsteiger-Prozessoren von AMD
  59. ^ Arrivo nuovi 프로세스에서 Athlon II da AMD는 2011년 7월 10일 Wayback Machine에서 아카이브 완료
  60. ^ "AMD Phenom II X6: Thuban the Dragon". Archived from the original on 2014-07-16. Retrieved 2018-03-29.
  61. ^ Theo Valich (28 May 2012). "AMD Comes Clean on Transistor Numbers With FX, Fusion Processors". Retrieved 23 August 2013.
  62. ^ Anand Lal Shimpi (27 September 2012). "AMD A10-5800K & A8-5600K Review: Trinity on the Desktop, Part 1". Retrieved 23 August 2013.
  63. ^ "AMD launches A-Series and the first 32nm Athlon II X4 CPUs". Retrieved 2013-11-10.
  64. ^ "The 2009 AMD Mainstream Platform". Amd.com. Archived from the original on 2012-05-27. Retrieved 2014-04-30.
  65. ^ a b "AMD M880G Chipset". Amd.com. Retrieved 2014-04-30.
  66. ^ "The 2010 AMD Mainstream Platform". Amd.com. Retrieved 2014-04-30.
  67. ^ "The 2010 AMD Ultrathin Platform". Amd.com. Archived from the original on 2012-10-31. Retrieved 2014-04-30.
  68. ^ David Kanter (27 June 2011). "AMD Fusion Architecture and Llano". Real World Tech. Retrieved 12 September 2015.
  69. ^ Pierre Boudier; Graham Sellers (June 2011). "Memory System on Fusion APUs - The Benefits of Zero Copy". AMD Fusion Developer Summit. {{cite web}}:누락 또는 비어 있음 url=(도움말)

외부 링크