랜덤 논리
Random logic랜덤 로직은 높은 수준의 로직 기술을 AND나 OR 게이트와 같은 하드웨어 기능으로 직접 변환하는 반도체 회로 설계 기법입니다.이 이름은 칩 상의 특징 배열과 상호 연결에서 쉽게 식별할 수 있는 패턴이 거의 없다는 사실에서 유래했습니다.VLSI 칩에서는 랜덤 로직이 [1]표준 셀과 게이트 어레이로 구현되는 경우가 많습니다.
랜덤 로직은 최신 마이크로프로세서에서 회로 설계의 대부분을 차지합니다.또 다른 일반적인 설계 기술인 마이크로코드에 비해 프로세서 속도가 메모리 속도보다 빠를 경우 랜덤 로직은 프로세서 opcode의 실행 속도를 향상시킵니다.단점은 명령어 세트가 크고 복잡한 프로세서용 랜덤 논리 회로를 설계하기 어렵다는 것입니다.유선 명령 로직은 칩 면적의 대부분을 차지하기 때문에 관련 회로가 서로 [2]근접하도록 로직을 배치하는 것이 어려워진다.
레퍼런스
- ^ Kaeslin, Hubert (2008). Digital Integrated Circuit Design: From VLSI Architectures to CMOS Fabrication. Cambridge University Press. p. 747. ISBN 978-0-521-88267-5.
- ^ Hyde, Randall (2004). Write Great Code: Understanding the Machine. No Starch Press. p. 228. ISBN 978-1-59327-003-2.
