FO4

FO4
롤플레잉 비디오 게임은 Fallout 4를 참조하십시오.

디지털 전자제품에서 Fan-out of 4는 디지털 CMOS 테크놀로지에 사용되는 시간의 척도입니다.즉, Fan-out이 4인 컴포넌트의 게이트 지연입니다.

팬아웃 = Cload/Cin, 여기서

Cload = 고려 중인 로직 게이트에 의해 구동되는 총 MOS 게이트 캐패시턴스
Cin = 고려 중인 로직 게이트의 MOS 게이트 캐패시턴스

지연 메트릭으로서 1개의 FO4는 자기보다 작은 인버터 4배 작은 인버터에 의해 구동되어 자기보다 큰 인버터를 구동하는 인버터의 지연이다.입력 신호 상승/하강 시간이 지연 및 출력 로드에 영향을 미치기 때문에 두 가지 조건이 모두 필요합니다.

FO4는 일반적으로 지연 메트릭으로 사용되며, 이러한 부하는 테이퍼 버퍼가 큰 부하를 구동하는 경우, 그리고 최소 지연을 위해 크기가 지정된 논리 패스의 논리 게이트에서 거의 볼 수 있기 때문이다.또, 대부분의 테크놀로지에서는, 이러한 버퍼에 최적인 팬 아웃은, 일반적으로 2.7 ~5.3 [1]의 범위에서 다릅니다.

4개 중 하나의 팬은 다음과 같은 표준적인 문제에 대한 답입니다.고정적인 큰 부하에 비해 작은 크기의 인버터가 있으면 큰 부하를 구동하는 지연을 최소화할 수 있습니다.약간의 연산 후, 부하가 N개의 인버터 체인에 의해 구동될 때 최소 지연이 달성된다는 것을 알 수 있습니다. 각 인버터는 이전 인버터보다 최대 4배 더 큽니다. 즉, N ~ log(C4in/Cload)[citation needed]입니다.

기생 캐패시턴스(드레인 확산 캐패시턴스 및 와이어 캐패시턴스)가 없는 경우 "e에서 팬"(현재는 N ~ ln(Cload/Cin))이 됩니다.

부하 자체가 크지 않은 경우 연속되는 로직 단계에서 4개의 스케일링 중 1개의 팬을 사용하는 것은 의미가 없습니다.이 경우 최소 크기의 트랜지스터가 더 빠를 수 있습니다.

스케일링 테크놀로지는 본질적으로 (절대적으로) 고속이기 때문에 4개 중 하나의 팬을 메트릭으로 사용하여 회선 성능을 보다 공평하게 비교할 수 있습니다.예를 들어, 2개의 64비트애더를 0.5µm 테크놀로지로 실장하고 이제1개는 90nm 테크놀로지로 실장하고 있는 경우, 90nm애더는 지연이 적다고 해서 회로나 아키텍처의 관점에서 보면 더 낫다고 말할 수 없습니다.90 nm 가산기가 고속인 것은 본질적으로 디바이스가 고속이기 때문입니다.가산기 아키텍처와 회로 설계를 비교하기 위해, 각 가산기의 지연을 하나의 FO4 인버터의 지연과 정규화하는 것이 더 공정합니다.

기술에 대한 FO4 시간은 RC 시간 상수 θ의 5배입니다. 따라서 5·125 = FO4입니다.[2]

파이프라인이 길고 스테이지 지연이 낮은 고주파 CPU의 예: IBM Power6는 사이클 지연이 13 FO4이며 [3]인텔 Pentium 4의 클럭 주기는 3.4GHz로 16.3 FO4로 [4]추정됩니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Horowitz, Mark; Harris, David; Ho, Ron; Wei, Gu-Yeon. "The Fanout-of-4 Inverter Delay Metric". CiteSeerX 10.1.1.68.831. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  2. ^ Harris, D.; Sutherland, I. (2003). "Logical effort of carry propagate adders". The Thirty-Seventh Asilomar Conference on Signals, Systems & Computers, 2003. pp. 873–878. doi:10.1109/ACSSC.2003.1292037. ISBN 0-7803-8104-1. S2CID 7880203.
  3. ^ Kostenko, Natalya. "IBM POWER6 Processor and Systems" (PDF). Retrieved 29 November 2013.
  4. ^ "This document details the relationship between CV/I device delay metrics, fan-out-of-4 (FO4) inverter gate delay metrics, and high-performance microprocessor clock frequency trends" (PDF). U.S. Design Technology Working Group; ITRS. 2003. Archived from the original (PDF) on 3 December 2013. Retrieved 29 November 2013.

외부 링크