게이트 캐패시턴스

Gate capacitance

게이트 캐패시턴스전계효과 트랜지스터의 게이트 단자의 캐패시턴스입니다.트랜지스터 게이트의 절대 캐패시턴스 또는 집적회로 기술의 단위 면적당 캐패시턴스 또는 기술에서는 최소 길이 트랜지스터의 단위 폭당 캐패시턴스로 표현될 수 있습니다.

MOSFET의 대략적인 Dennard 스케일링의 발생으로 단위 면적당 캐패시턴스는 디바이스 치수와 반대로 증가했습니다.게이트 영역이 소자 치수의 제곱만큼 감소했기 때문에 트랜지스터의 게이트 캐패시턴스는 소자 치수에 정비례하여 감소했습니다.Dennard 스케일링을 사용하면 게이트 폭 단위당 캐패시턴스는 거의 일정하게 유지되며, 이 측정에는 게이트-소스 및 게이트-드레인 오버랩 캐패시턴스가 포함될 수 있습니다.다른 스케일링도 드물지 않습니다.전압과 게이트 산화물 두께가 항상 디바이스 치수만큼 빠르게 감소하는 것은 아니기 때문에 유닛 면적당 게이트 캐패시턴스가 빠르게 증가하지 않고 트랜지스터 폭당 캐패시턴스가 [1]세대에 걸쳐 감소하는 경우가 있습니다.

이산화규소 절연 게이트의 고유 게이트 캐패시턴스(프링잉 필드 및 기타 세부사항 무시)는 단위 면적당 박산화물 캐패시턴스에서 다음과 같이 계산할 수 있습니다.

서 G 게이트 영역이며 단위 면적당 얇은 산화물 캐패시턴스는 x O 2 t } =(\ C_m {x})_mathrm {Sion{\})_2 이산화규소의 상대 유전율, 0 - F / { \ \_ { 0 } 10 - } \ / m 진공 유전율 x { \ tyle { F / mathrm { f/m { f}} 산화물 두께.[2]

레퍼런스

  1. ^ A. P. Godse and U. A. Bakshi (2009). Solid State Devices And Circuits. Technical Publications. p. 4-8. ISBN 9788184316681.{{cite book}}: CS1 maint: 작성자 파라미터 사용(링크)
  2. ^ Plusquellic, Jim. "VLSI slides". Retrieved 2 May 2021.