토폴

TopoR
"Toporouter"는 여기서 리다이렉트 됩니다.유사한 이름의 토폴로지 사전 라우터에 대해서는 TopRouter를 참조하십시오.

TopoR(Topology Router)[nb 1]는 러시아 에레멕스사가 개발하고 관리하는 EDA 프로그램입니다.프린트 기판(PCB)을 배치하는 것을 목적으로 하고 있습니다.현재 버전은 2017-09-20 [1]현재 6.3.17875입니다.

강력한 자동 라우터와 PCB 수동 라우팅에 필요한 작업량을 줄이기 위한 도구 세트를 갖추고 있습니다.TopoR의 가장 알기 쉬운 기능은 우선 라우팅 방향이 없기 때문에 PCB가 비정상적으로 보입니다.

이력

프린트 기판의 샘플

플렉시블[2] 토폴로지 라우터에 대한 작업은 1988년에 시작되었습니다.[citation needed]그때, 통상의 그리드와 불규칙한 그리드(그리드 베이스의 라우터 및 쉐이프 베이스의 라우터)를 사용한 라우팅과 록다운 지오메트리를 사용한 연속 배선이, 막다른 골목의 [according to whom?]솔루션인 것이 분명해졌습니다.

1996년에는[citation needed] 실제로 산업체들이 사용하게 된 토폴로지[3][4] 라우터의 첫 번째 버전이 출시되었습니다.2002년, 「다이얼 엔지니어링」(Dial Engineering)의 FreeStyle[5] Router(FSR)는 DOS로 동작해, P-CAD와 [5][6][7]인터페이스 하는 듀얼 레이어 보드의 라우팅에 성공했습니다.이 초기 라우터는 라우팅에 대한 혁신적인 접근법과 모델, 알고리즘 및 소프트웨어 구현의 높은 효율성의 이점을 보여주었습니다.1.44 MB 플로피 디스크는 프로그램 및 그에 부수되는 [5]예제에 충분했습니다.이 회사는 또한 올해 [8][7]말에 윈도우용 FreeStyle Suite를 상업적으로 출시할 계획을 발표했다.SpeedWay라는 이름의 라우터와 FreeStyle이라는 이름의 레이아웃 에디터로 구성된 [9]DOS용 FSR의 마지막 버전은 2003-09-26/2003-11-01 [10][11][12]현재 버전 1.6입니다.

토폴로지 라우터의 첫 번째 Windows 버전은 2001년에[citation needed] 출시되어[10] TopoR로 [13]이름이 변경되었습니다.TopoR 1.03은 2003-09-26에 제공되어 ElekTrade(ElekTrade)[10]를 통해 배포되었습니다.이 프로그램은 이중층뿐만 아니라 다층 프린트 회로 [7]기판도 라우팅했습니다.TopoR은 FreeStyleTeam이라는 그룹에 의해 개발되었으며, 세르게이 루진(Sergey J. Luzin)[14]이 Oleg B와 함께 감독하고 있습니다.FSR의 초기 개발자로서 폴루바소프(Polubasov)와 Paul I.드미트리예프(Dmitriev), 게보르크 S.페트로시안(Petrosyan), 마이클 S. 루진(Michael S. Luzin), 앤드류 A.Lysenko (Андрей Александрович Лысенко).[15]버전 3.0은 [16][17]2006년에 출시되었습니다.이 소프트웨어는 2007년에 [14]Prosoft Spb.( sp spbbbbbbb the the the the the)에 의해 상업적으로 배포되었습니다.TopoR 4.0에서는 DSN 설계 및 SES 세션 [18]파일 Import/export 지원이 추가되었습니다.TopoR 4.1(2008) 이후 이 소프트웨어는 Eremex, Ltd.에 의해 더욱 개발 및 유지보수되고 있습니다.

특징들

TopoR은 타사 레이아웃 편집기의 외부 자동 라우터로 사용하거나 Eremex 자체 도식 캡처 및 레이아웃 편집기 Delta Design(DD)과 함께 사용할 수 있습니다.TopoR은 입력을 Delta Design의 FST 형식, Spectra/ELECTRA 호환 DSN [19]설계 파일 또는 P-CAD PCB ASCII(2000, 2002, 2004), PADS PCB ASCII(3.5, 4.0, 2005.0) 또는 EIGLE [20]BRD6 XML 형식)으로 가져옵니다.생성된 보드는 Specctra/ELECTRA SES 세션파일, DXF, Gerber, P-CAD PCB ASCII(2000, 2002, 2004), PADS PCB ASCII(3.5, 4.0, 5.0, 2005.0)로 내보낼 수 있습니다.

선으로만 구성된 와이어
선과 호로 이루어진 전선

배선 토폴로지의 배선은 자동으로 유연하게 이루어집니다.각도는 90°와 45°로 제한되지 않습니다.

PCB 공간을 효율적으로 사용하고 레이어 내에 바람직한 라우팅 방향이 없기 때문에 전자 크로스톡이 [citation needed]대폭 감소합니다.

TopoR은 설계 제약 조건을 위반하는 경우에도 모든 연결을 라우팅합니다.이러한 위반은 나중에 자동으로 수정될 수 있습니다.

오브젝트(컴포넌트나 비아 등)가 이동하면 와이어 길이와 형상이 적절한 간격으로 자동으로 최적화됩니다.

사용자는 호를 사용하거나 사용하지 않거나 두 가지 방법으로 와이어 모양을 계산할 수 있습니다.첫 번째 방법은 선으로만 구성된 와이어를 포함합니다.다른 하나는 와이어가 패드 주위를 회전할 때 적절한 간격을 유지하도록 합니다. 와이어는 호 및 선으로 구성됩니다.

TopoR은 레이아웃의 몇 가지 대체 변형을 동시에 최적화합니다.최악의 파라미터(총 와이어 길이 및 ViA 수당)를 가진 변종은 삭제됩니다.[21][22]

TopoR에는 자동 컴포넌트 배치 기능이 있습니다.이 절차는 보드의 모든 구성 요소와 특정 영역의 구성 요소 모두에 사용할 수 있습니다.수동 배치의 품질과는 비교할 수 없지만 수동 배치를 위한 준비 단계로 사용할 수 있습니다.

각 넷의 최소 및 원하는 클리어런스를 지정할 수 있습니다.

와이어 폭 축소

TopoR은 트레이스 네킹을 자동으로 지원합니다.즉, 좁은 패드(또는 와이어 폭보다 작은 직경의 와이어)에 접근하는 와이어의 폭을 줄이거나 병목 현상(컴포넌트의 패드 사이 등)을 통과할 때 사용합니다.

와이어에서 패드로의 이행에는 눈물방울 스타일의 스무딩이 사용됩니다.설계 단계에서 이 절차를 사용하면 CAM 에디터에 티어드롭이 추가될 때 설계 규칙 체크 위반을 방지할 수 있습니다.

BGA 컴포넌트 라우팅

TopoR은 BGA(볼 그리드 어레이) 구성 요소를 인식하고 이를 라우팅하기 위한 특별한 전략을 적용할 수 있습니다.이를 통해 via의 수, 접속 밀도 및 경우에 따라서는 라우팅 [23][24][25]레이어 수를 줄일 수 있습니다.

단층 프린트 기판의 샘플

특수한 알고리즘은 레이어 간 접합 수를 최소화하는 단일 레이어 보드의 라우팅 또는 단일 레이어 [26]루팅을 찾기 위해 사용됩니다.

유사한 솔루션

GEDA 스위트의 레이아웃 프로그램 PCB에는 Toporouter라는 이름의 유사한 토폴로지 오토라우터가 포함되어 있습니다.[27]Toporouter는 2008년 DJ Delorie가 지도한 Google 자금 지원 오픈 소스 프로젝트에서 Anthony Blake가 작성했습니다.이것은 대부분 탈 다얀의 1997년 박사 논문인 "러버밴드 기반 토폴로지 라우터"[27][28]에 기술된 알고리즘의 구현에 기초하고 있습니다.한편, 이 라우터는 오픈 소스 KiCad 프로젝트에도 사용할 수 있도록 조정되었습니다.

「 」를 참조해 주세요.

메모들

  1. ^ 러시아어(개발자의 모국어)에서 topor는 "축"을 의미합니다.

레퍼런스

  1. ^ Обновление версии TopoR 6.3.17875 (in Russian). Eremex. 2017-09-20. Archived from the original on 2017-09-24. Retrieved 2017-09-24.
  2. ^ Базилевич, Р. П. (1981). Декомпозиционные и топологические методы автоматизированного метода конструирования электронных устройств [Decomposition and topological methods of the automated method of designing electronic devices] (in Russian). Lviv (Львов): Вища школа. p. 168.
  3. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (1997). Пакет гибкой трассировки "FreeStyle Route" [A package of flexible routing "FreeStyle Route"] (in Russian). Odessa: Мат-лы междунар. науч.-техн. конф. "Системы и средства передачи и обработки информации" [Mathematical scientific-technical conference "Systems and means of information transmission and processing"]. p. 35.
  4. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (1997). Трассировка печатных плат - Новые методы решения старых проблем [Routing of printed circuit boards - New methods for solving old problems]. САПР и графика [CAD and graphics] (in Russian) (11): 58–59.
  5. ^ a b c Сухарев [Sukharev], А. В. [A. V.] (1999). FreeStyleRoute - Трассировка печатных плат [FreeStyleRoute - PCB routing] (in Russian). St. Petersburg, Russia. Archived from the original on 2017-09-25. Retrieved 2017-09-25. [1]
  6. ^ Бесплатный трассировщик от "Диал". Computerworld Россия (in Russian). 2002 (8). 2002-03-05. Archived from the original on 2017-09-25. Retrieved 2017-09-25.
  7. ^ a b c Razevig [Разевиг], Vsevolod [Всеволод] (2002-03-26). Трассировщик FreeStyle Router доступен в Интернете [FreeStyle Router is available on the Internet]. PC Week/RE / IT week (in Russian). 2002 (11 #329). Archived from the original on 2017-09-25. Retrieved 2017-09-25. […] The company Dial Engineering freely offers on the Internet (www.dial-eng.spb.ru) a gridless PCB router FreeStyle Router for DOS and announced the continuation of the development of a FreeStyle CAD Suite for Windows (the commercial release is planned for 2002). If the DOS version only routes single- and double-layer printed circuit boards, the version for Windows is designed to route multi-layer boards. A distinctive feature of the FreeStyle Router products is a smaller number of vias on the PCB with a smaller total length of conductors; in addition, the optimization of the placement of components is performed during the routing process. The preliminary version of the PCB design can be prepared using CAD-CAD and transferred to FreeStyle Router via PDIF format. The purchase of FreeStyle Router for DOS (price $950) entitles to purchase FreeStyle Suite with 50% discount. […]
  8. ^ Диал Инжиниринг (2002-02-20). Уникальный трассировщик размещен на сайте [A unique router is available on the site] (in Russian). Archived from the original on 2017-09-26. Retrieved 2017-09-26.
  9. ^ FreeStyle Router - топологический трассировщик (in Russian). 2003-09-30. Archived from the original on 2017-09-26. Retrieved 2017-09-26. [2]
  10. ^ a b c "News". ElekTrade. 2003-09-26. Archived from the original on 2003-12-05. […] Today, the developers of the popular domestic autoroute program FreeStyleRoute announced the termination of the further development of its DOS version. In its place will come 32-bit Windows version of the program, called TopoR (TOPOlogical Router). The following changes are made to the version of TopoR 1.03 compared to FSR 1.6 […]
  11. ^ "Software Download". FreeStyleTeam. 2007. Archived from the original on 2007-11-13. FreeStyleRoute V1.6 Topological PCB router for DOS. Freeware. 1.15 MB (1210820 bytes) 1.6 01.11.2003 [3]
  12. ^ "FreeStyleRoute V1.6 Topological PCB router - Installation Guide". FreeStyleTeam. 2007. Archived from the original on 2007-11-16. The FreeStyleRoute (FSR) program consists of a high-efficiency gridless two-layer PCB router SpeedWay and the FreeStyle editor. The editor can also be applied independently for routed boards corrections. It reaches the quality of routing and placement density, comparable or surpassing high-quality of manual routing. As a result, we have smooth wires, without breaks. The algorithms used in the design, allow to place any number of conductors between components pins. Compatible with P-CAD, by PDF-files. Version for DOS. Freeware. Now the program is not supported.
  13. ^ Система топологической трассировки печатных плат TopoR ver 1.0 - Руководство пользователя [TopoR 1.0 Topological routing system - User manual] (PDF) (in Russian). St. Petersburg, Russia. 2003. Archived from the original (PDF) on 2005-01-16.
  14. ^ a b "Contacts". FreeStyleTeam. Archived from the original on 2007-11-13.
  15. ^ "About group". FreeStyleTeam. 2007. Archived from the original on 2007-11-13.
  16. ^ ЭлекТрейд (2006-01-17). Готовится к выходу новая версия трассировщика TopoR 3.0 [Preparing for release a new version of the router TopoR 3.0] (in Russian). Archived from the original on 2017-09-26. Retrieved 2017-09-26.
  17. ^ "EDA Expert" (PDF). Chip-News (RU) (in Russian). 106 (3): 65–66. 2006. Archived (PDF) from the original on 2017-09-26. Retrieved 2017-09-26.
  18. ^ "Version History". Eremex, Ltd. 2009. Archived from the original on 2009-03-06.
  19. ^ Латышев, П. Н. (2011), Каталог САПР 2011—2012 Программы и производители [CAD Catalog 2011-2012 Programs and manufacturers] (in Russian), Moscow: Солон-Пресс, p. 600
  20. ^ "TopoR Version History - What's New in TopoR version 6.2". Eremex. 2017-09-24. Archived from the original on 2017-09-24. Retrieved 2017-09-24. (NB. TopoR 3.0 이후 새로운 기능 목록이 포함되어 있습니다.TopoR 5.4.14203(2012-12-21)에서는 EIGLE 지원이 도입되었습니다.「 Eagle BRD 플레인 텍스트 형식이 서포트되고 있습니다.이 형식은 Eagle 6.0 시스템에서 작성된 파일에 사용됩니다.TopoR 5.4.14362(2013-07-02) 개선: "Eagle BRD 파일 가져오기 중 패드의 회전 각도를 무시한 경우, 패드의 크기가 잘못 할당된 경우, 내부 층의 와이어가 사라졌습니다.")
  21. ^ Uvarov [Уваров], A. S. [А. С.] (2006). Проектирование печатных плат: 8 лучших программ [PCB design: The 8 best programs] (in Russian). ДМК Пресс [DMK Press]. ISBN 5-94074-089-8.
  22. ^ Карабран, В. М.; Зырин, И. Д. (2013). Методы снижения паразитной связи между проводниками [Methods for reducing the parasitic connection between conductors] (in Russian) (3). ТЭМС (TEMS): 68–77. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  23. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (2008). Проблемы трассировки печатных плат с BGA-компонентами [Problems of routing PCBs with BGA components] (PDF). Chip-News (in Russian). 2008 (5).
  24. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (February 2009). "Probleme beim Routing von Leiterplatten mit BGA-Komponenten". Produktion von Leiterplatten und Systemen (in German). Leuze-Verlag. 2009 (2): 263–270.
  25. ^ Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Петросян [Petrosyan], Геворг Самвелович [Gevorg S.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (November 2009). "Problems In Routing of PCB with BGA Components". OnBoard Technology. 2009 (11): 12–15. Archived from the original on 2012-04-26.
  26. ^ Полубасов [Polubasov], Олег Борисович [Oleg B.] (2001) [2000-10-19]. "Глобальная минимизация количества межслой-ных переходов" [Global minimization of the number of interlayer junctions]. Технология и конструирование в электронной аппаратуре (TKEA) (in Russian). НИИ "Звезда", St. Petersburg, Russia. 2001 (2). УДК 681.14. Archived from the original on 2017-09-24. Retrieved 2017-09-24. [4]
  27. ^ a b Blake, Anthony (2009-07-07) [2008]. "Topological Autorouter - Introduction". Archived from the original on 2011-02-27.
  28. ^ Dayan, Tal (June 1997). "Rubberband based topological router" (PDF) (PhD thesis). Santa Cruz, CA. USA: University of California. S2CID 107646249. Archived from the original (PDF) on 2017-07-18. Retrieved 2017-09-25. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)

추가 정보

영어
러시아어
독일의
  • Лузин [Luzin], Юрьевич Сергей [Sergey J.]; Полубасов [Polubasov], Олег Борисович [Oleg B.] (September 2008). "Optimierung von Layouts mit TopoR". Produktion von Leiterplatten und Systemen (in German). Leuze-Verlag. 2008 (9): 1852–1856.

외부 링크