퀼트 포장

Quilt packaging
퀼트 포장 "노들"은 마이크로칩 가장자리에서 뻗어 나온다.
퀼트 포장 결절에는 칩과 칩의 상호 접속이 가능하도록 납땜이 있다.
QP Chiplets는 대부분의 방향에서 함께 퀼팅될 수 있다.

퀼트 패키징(QP)은 마이크로칩의 가장자리로부터 수평으로 뻗어나가는 '결절' 구조를 활용해 전기·기계적으로 견고한 칩과 칩의 상호연결을 만드는 집적회로 패키징 및 칩-투-칩 상호연결 패키지 기술이다.[1][2]null

QP 결절은 라인 반도체 소자 제작 기법의 표준 백엔드를 사용해 마이크로칩의 일체형 부품으로 만들어진다.그런 다음 땜납을 결절 위에 전기 도금하여 칩이 서브마이크론 정렬 정확도와 칩 상호접속할 수 있도록 한다.[3]null

반도체 소재(실리콘, 갈륨아세소이드, 실리콘 카바이드, 질산 갈륨 등)로 만든 소량 고율의 '치플릿'을 함께 '쿼팅'해 더 큰 다기능 메타칩을 만들 수 있다.[4]따라서 QP 기술은 평면, 2.5D, 3D 구성에서 이종 기술이나 기판 재료와 여러 칩을 통합할 수 있다.[5]null

RF 아날로그 성능

QP 인터커넥트에서의 다중 측정 삽입 손실은 동종 및 이종 반도체 재료 세트를 가진 퀼트 칩셋에서 수행되었다.무선 주파수 S-모수 측정은 DC에서 220 GHz까지 수행되었다. QP 인터커넥트는 실리콘과 실리콘 칩 사이에서 DC에서 100 GHz까지의 삽입 손실 0.1 dB 미만,[2] 실리콘과 갈륨 비소이드 사이의 삽입 손실 최대 220 GHz 미만이었다.[6]null

디지털 퍼포먼스

QP 인터커넥트는 칩 가장자리의 10µm 피치에 10µm 결절로 왜곡 없이 12기가비트/초(Gbps) 비트 전송률을 달성했다.[7]null

광학/광학

예비 광학 커플링 손실 시뮬레이션과 측정은 4µm 미만의 간격에서 칩 간 커플링 손실이 < 6dB임을 나타낸다.손실은 퀼트 포장 조립품 허용 오차로 달성할 수 있는 0에 가까워질수록 빠르게 개선된다.[8][9]null

참조

  1. ^ Zheng, Quanling; Kopp, David; Khan, Mohammad Ashraf; Fay, Patrick; Kriman, Alfred M.; Bernstein, Gary H. (March 2014). "Investigation of Quilt Packaging Interchip Interconnect With Solder Paste". IEEE Transactions on Components, Packaging and Manufacturing Technology. 4 (3): 400–407. doi:10.1109/tcpmt.2014.2301738. ISSN 2156-3950.
  2. ^ a b Ashraf Khan, M.; Zheng, Quanling; Kopp, David; Buckhanan, Wayne; Kulick, Jason M.; Fay, Patrick; Kriman, Alfred M.; Bernstein, Gary H. (2015-06-01). "Thermal Cycling Study of Quilt Packaging". Journal of Electronic Packaging. 137 (2). doi:10.1115/1.4029245. ISSN 1043-7398.
  3. ^ Ahmed, Tahsin; Butler, Thomas; Khan, Aamir A.; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Howard, Scott S. (2013-09-10). "FDTD modeling of chip-to-chip waveguide coupling via optical quilt packaging". Optical System Alignment, Tolerancing, and Verification VII. SPIE. 8844: 88440C. Bibcode:2013SPIE.8844E..0CA. doi:10.1117/12.2024088.
  4. ^ Khan, M. Ashraf; Kulick, Jason M.; Kriman, Alfred M.; Bernstein, Gary H. (January 2012). "Design and Robustness of Quilt Packaging Superconnect". International Symposium on Microelectronics. 2012 (1): 000524–000530. doi:10.4071/isom-2012-poster_khan. ISSN 2380-4505.
  5. ^ Sparkman, Kevin; LaVeigne, Joe; McHugh, Steve; Kulick, Jason; Lannon, John; Goodwin, Scott (2014-05-29). "Scalable emitter array development for infrared scene projector systems". Infrared Imaging Systems: Design, Analysis, Modeling, and Testing XXV. SPIE. 9071: 90711I. Bibcode:2014SPIE.9071E..1IS. doi:10.1117/12.2054360.
  6. ^ Fay, Patrick; Bernstein, Gary H.; Lu, Tian; Kulick, Jason M. (2016-04-29). "Ultra-wide Bandwidth Inter-Chip Interconnects for Heterogeneous Millimeter-Wave and THz Circuits". Journal of Infrared, Millimeter, and Terahertz Waves. 37 (9): 874–880. Bibcode:2016JIMTW..37..874F. doi:10.1007/s10762-016-0278-5. ISSN 1866-6892.
  7. ^ Lu, Tian; Ortega, Carlos; Kulick, Jason; Bernstein, G. H.; Ardisson, Scott; Engelhardt, Rob (2016). "Rapid SoC prototyping utilizing quilt packaging technology for modular functional IC partitioning". Proceedings of the 27th International Symposium on Rapid System Prototyping Shortening the Path from Specification to Prototype - RSP '16. New York, New York, USA: ACM Press: 79–85. doi:10.1145/2990299.2990313. ISBN 978-1-4503-4535-4.
  8. ^ Ahmed, Tahsin; Khan, Aamir A.; Vigil, Genevieve; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Howard, Scott S. (2014). "Optical Quilt Packaging: A New Chip-to-Chip Optical Coupling and Alignment Process for Modular Sensors". Cleo: 2014. Washington, D.C.: OSA: JTu4A.56. doi:10.1364/cleo_at.2014.jtu4a.56. ISBN 978-1-55752-999-2.
  9. ^ Ahmed, Tahsin; Lu, Tian; Butler, Thomas P.; Kulick, Jason M.; Bernstein, Gary H.; Hoffman, Anthony J.; Hall, Douglas C.; Howard, Scott S. (2017-05-01). "Mid-Infrared Waveguide Array Inter-Chip Coupling Using Optical Quilt Packaging". IEEE Photonics Technology Letters. 29 (9): 755–758. Bibcode:2017IPTL...29..755A. doi:10.1109/lpt.2017.2684091. ISSN 1041-1135.