HAL SPARC64

HAL SPARC64
SPARC64
일반 정보
개시.1995년, 27년 전(연간)
설계자HAL 컴퓨터 시스템
공통 제조원
성능
최대 CPU 클럭 속도101MHz ~ 118MHz
아키텍처 및 분류
명령 집합SPARC V9
물리 사양
코어
  • 1

SPARC64는 HAL Computer Systems가 개발하고 Fujitsu가 제조한 마이크로프로세서입니다.SPARC V9 명령 세트 아키텍처(ISA)를 실장하고 있습니다.ISA는 최초의 마이크로프로세서입니다.SPARC64는 HAL의 첫 마이크로프로세서이며 SPARC64 브랜드 최초의 마이크로프로세서입니다.101 및 118MHz로 동작합니다.SPARC64는 후지쯔에 의해 독점적으로 사용되었습니다.첫 번째 시스템인 후지쯔 HALstation Model 330과 Model 350 워크스테이션은 1995년 9월에 정식으로 발표되어 2년 [1]늦은 1995년 10월에 도입되었습니다.1996년에 SPARC64 II(이전의 SPARC64+)가 그 뒤를 이었습니다.

묘사

SPARC64는 사이클당 4개의 명령을 발행하여 순서대로 실행하는 슈퍼스칼라 마이크로프로세서입니다.멀티칩 설계로 CPU 다이, MMU 다이, 4개의 캐시 다이, 1개의 CLOCK 다이 등 7개의 다이로 구성됩니다.

CPU 다이

CPU 다이에는 대부분의 로직, 모든 실행 유닛 및 레벨 0(L0) 명령 캐시가 포함되어 있습니다.실행 유닛은 주소 유닛, 부동소수점 유닛(FPU), 메모리 유닛의 2개의 정수 유닛으로 구성됩니다.FPU 하드웨어는 FMA(Fused Multi Add) 유닛과 분할 유닛으로 구성됩니다.그러나 FMA의 지시는 SPARC64 [2]VI에서만 실제로 융합되어 있습니다(즉, 1회 반올림).FMA 유닛은 파이프라인으로 4사이클의 지연과1사이클의 throughput이 있습니다.분할 유닛은 파이프라인으로 연결되어 있지 않으며 지연 시간이 상당히 길어집니다.L0 명령 캐시는 용량이 4KB이고 직접 매핑되며 1사이클의 지연 시간이 있습니다.

CPU 다이는 CASHE에 접속되어 MMU는 10개의 64비트버스에 의해 다이됩니다.가상 주소를 전송하는 4개의 주소 버스가 각 캐시 다이로 연결됩니다.2개의 데이터 버스는 레지스터 파일에서 데이터 캐시를 구현하는 2개의 다이에 데이터를 씁니다.각 CASHE 다이에서1대씩 4대의 버스가 데이터 또는 명령을 CPU에 전달합니다.

CPU 다이에는 270만 개의 트랜지스터가 들어 있으며, 면적 2972 mm에 대해 17.53 mm x 16.92 mm의 치수를 가지며, 817개의 신호 범프와 1,695개의 파워 범프가 있습니다.

MMU 다이

MMU 다이에는 메모리 관리 유닛, 캐시 컨트롤러 및 외부 인터페이스가 포함되어 있습니다.SPARC64에는 메모리와 입출력(I/O) 인터페이스가 따로 있습니다.메모리 액세스에 사용되는 버스의 폭은 128비트.시스템 인터페이스는 64비트 비동기 버스인HAL I/O(HIO) 버스입니다.MMU의 다이 면적은 163mm입니다2.

캐시 다이

4개의 다이는 각각 2개의 다이가 필요한 레벨 1(L1) 명령 및 데이터 캐시를 구현합니다.두 캐시 모두 용량이 128KB입니다.양쪽 캐시의 지연은 3사이클이며 캐시는 4방향 세트어소시에이션입니다.데이터 캐시는 ECC(Error Correcting Code) 및 패리티에 의해 보호됩니다.128 바이트의 회선 사이즈를 사용합니다.각 CASH 다이에는 64KB의 캐시와 일부 캐시 태그가 구현됩니다.

캐시 다이에는 430만 개의 트랜지스터가 포함되어 있으며, 다이 면적 142mm에2 대해 14.0mm x 10.11mm의 치수를 가집니다.1,854개의 솔더 범프가 있으며, 이 중 446개는 신호이고 1408개는 전력입니다.

물리적.

SPARC64는 2,190만 개의 트랜지스터로 구성되어 있습니다.Fujitsu는 0.40μm의 4층 금속상보금속산화물반도체(CMOS) 공정인 CS-55 공정으로 제작했습니다.7개의 다이는 직사각형 모양의 세라믹 멀티칩 모듈(MCM)에 포장되어 있으며, 납땜 범프로 MCM의 밑면에 연결됩니다.MCM에는 565개의 핀이 있으며, 그 중 286개는 신호 핀, 218개는 전원 핀으로 핀 그리드 어레이(PGA)로 구성되어 있습니다.MCM에는 7개의 다이를 연결하는 넓은 버스가 있습니다.

SPARC64 II

SPARC64 II
일반 정보
개시.1996
단종1998
설계자HAL 컴퓨터 시스템
공통 제조원
성능
최대 CPU 클럭 속도141~161MHz
아키텍처 및 분류
명령 집합SPARC V9

SPARC64 II(SPARC64+)는 SPARC64를 한층 더 발전시킨 것입니다.2세대 SPARC64 마이크로프로세서입니다.141MHz와 161MHz에서 작동했습니다.Fujitsu는 1996년 11월과 1996년 12월에 각각 소개된 HALstation Model 375(141MHz)와 Model 385(161MHz) 워크스테이션에서 사용되었습니다.SPARC64 II는 1998년에 SPARC64 III에 의해 계승되었다.

SPARC64 II는 새로운 프로세스와 회선 조정에 의해 클럭 주파수가 높아져 퍼포먼스가 향상되었습니다.또, 다음의 마이크로 아키텍쳐(architecture)가 향상되어 사이클당 명령수(IPC)가 증가합니다.

  • Level 0(L0) 명령 캐시의 용량이 8KB로 2배 증가했습니다.
  • 물리 레지스터의 수는 116개에서 128개로, 레지스터 파일의 수는 4개에서 5개로 늘어났다.
  • 브랜치 이력 테이블엔트리의 수가 2,048로 2배 증가했습니다.

Fujitsu는 CS-60 공정에서 0.35μm의 5층 금속 CMOS [3]공정으로 제작했습니다.이 새로운 공정은 다이의 면적을 줄였으며, CPU 다이는2 202mm, MMU 다이는2 103mm, 그리고 ACHE [3]다이는 84mm였습니다2.

SPARC64 GP

SPARC64 GP
일반 정보
개시.1997
단종2002
설계자HAL 컴퓨터 시스템
공통 제조원
성능
최대 CPU 클럭 속도225~275MHz~600~810MHz
아키텍처 및 분류
명령 집합SPARC V9

SPARC64 GP는 HAL과 Fujitsu가 개발한 관련 마이크로프로세서 시리즈로 Fujitsu GP7000F와 PrimePower 서버에 사용됩니다.최초의 SPARC64 GP는 SPARC64 [4]II를 더욱 발전시킨 것입니다.3세대 SPARC64 마이크로프로세서로 출시 전에는 SPARC64 III로 알려져 있었습니다.SPARC64 GP는 225, 250 및 275MHz의 클럭 주파수로 동작했습니다.이것은 멀티 프로세싱을 [4]지원하는 최초의 HAL 마이크로프로세서입니다.주요 경쟁 제품은 HP PA-8500, IBM POWER3 및 Sun UltraSPARC II였습니다.SPARC64 GP는 1997년 [4]7월에 녹아웃되었다.1998년 4월 11일에 발표되었으며, 1998년 12월에 225 및 250 MHz 버전이 도입되었습니다.275MHz 버전은 1999년 3월에 도입되었습니다.

SPARC64 II의 싱글 다이 구현으로 CPU 다이와 4개의 캐시 다이 중2개가 수정되어 통합되었습니다.MMU의 교체와 Ultra Port [4]Architecture를 사용한 새로운 시스템 인터페이스 등 마이크로 아키텍처에 많은 수정과 개선이 이루어졌습니다.

분기 예측, 클럭 주파수 개선을 위한 추가 파이프라인 단계, 더하기 및 빼기 명령을 실행할 수 있는 두 번째 FPU를 개선했습니다.다이 영역을 저장하기 위해 첫 번째 FPU의 복제 대신 기능이 더 낮은 FPU가 추가되었습니다. 두 번째 FPU는 첫 번째 FPU의 절반 크기입니다.모든 명령에 대해 3사이클의 지연 시간이 있습니다.복잡한 SPARC64 II 메모리 관리 유닛(MMU)은 Solaris 운영체제와 호환되는 단순한 것으로 대체되었습니다.이전에 SPARC64 시스템에서는 SPARC64를 지원하는 HAL에서 개발한 Solaris의 파생 모델인 SPARC64/OS가 실행되었습니다.

L1 캐시는 다이 면적을 줄이기 위해 용량이 128KB에서 64KB로 절반으로 줄었습니다(4개의 다이스 중 2개만 SPARC64 II에서 통합되었습니다).관련 성능 손실은 1~16MB 용량의 대용량 외부 L2 캐시를 프로비저닝함으로써 완화되었습니다.L2 캐시는 마이크로프로세서와 같은 클럭 주파수 또는 반 클럭 주파수로 동작하는 전용 128비트 데이터 버스를 사용하여 액세스합니다.L2 캐시는 L1 캐시의 슈퍼 세트입니다.L1 캐시와 L2 캐시 모두 데이터는 ECC에 의해 보호되고 태그는 패리티에 의해 보호됩니다.

SPARC64 II의 독자적인 시스템 인터페이스는 Ultra Port Architecture와 호환되는 인터페이스로 대체되었습니다.이를 통해 SPARC64 III는 Sun Microelectronics의 칩셋을 사용할 수 있게 되었습니다.시스템 버스는 마이크로프로세서의 1/2, 1/4, 또는 1/5 주파수로 최대 150MHz까지 [4]작동합니다.

1760만 개의 트랜지스터를 포함하고 있으며, 이중 600만 개는 논리용이며, 1,160만 개는 캐시와 TLB에 포함되어 있습니다.다이의 면적은 210mm입니다2.후지쯔가 제조한 CS-70 공정은 0.24μm, 5층 금속 CMOS [4]공정입니다.957패드 플립칩 랜드그리드 어레이(LGA) 패키지로 포장되어 있으며 치수는 42.5mmx42.5mm입니다.957개의 패드 중 552개는 신호용이고 405개는 전원 및 접지용입니다.

내부 전압은 2.5V, I/O 전압은 3.3V입니다. 275MHz에서 최대 소비 전력은 60W입니다.UPA(Ultra Port Architecture) 신호는 3.3V Low Voltage Transistor Transistor Logic(LVTL; 저전압 트랜지스터 트랜지스터 로직) 레벨과 호환되지만 3.3V 의사 이미터 커플링 로직(PECL) 레벨과 호환되는 차동 클럭 신호는 제외됩니다.

최신 버전

2세대 SPARC64 GP와 3세대 SPARC64 마이크로프로세서입니다.두 번째 SPARC64 GP는 첫 번째 SPARC를 더욱 발전시킨 것으로 400~563MHz에서 작동했습니다.400MHz와 450MHz에서 작동하는 첫 번째 버전은 2000년 8월 1일에 소개되었습니다.각각 128KB로 용량이 2배 증가한 L1 명령 및 데이터 캐시, 16,384개의 엔트리로 구성된 대규모 BHT, Visual Instruction Set(VIS; 비주얼 명령 세트) 지원, DDR(더블 데이터 레이트) SRAM으로 구축된 L2 캐시를 통해 분기 예측이 향상되었습니다.3천만 개의 트랜지스터를 포함하고 있으며, 후지쯔가 CS80 공정, 즉 구리 인터커넥트 6레벨을 갖춘 0.18μm CMOS 공정으로 제작했습니다.I/O에는 1.8V의 내부 전원 공급 장치와 2.5 또는 3.3V의 전원 공급 장치를 사용했습니다.1206개의 접점 중 37.5mm x 37.5mm 크기의 1,206개의 접점 볼 그리드 어레이(BGA)로 포장되어 552개는 신호이고 405개는 전원 또는 접지입니다.

세 번째 SPARC64 GP는 마이크로아키텍처 측면에서 두 번째 SPARC64 GP와 동일합니다.그것은 600~810MHz로 작동했다.첫 번째 버전은 2001년에 도입되었습니다.700, 788 및 810 MHz 버전은 2002년 [5]7월 17일에 도입되었습니다.Fujitsu에 의해 0.15μm CS85 프로세스에서 6레벨의 구리 인터커넥트를 사용하여 제조되었습니다.I/O에는 1.5V 내부 전원 공급 장치와 1.8V 또는 2.5V 전원 공급 장치를 사용했습니다.

「 」를 참조해 주세요.

  • SPARC64 V (이 문서에서는 SPARC64 V+, VI, VII, VII+, VIIfx, IXfx, X, X+ 및 XIfx도 다루고 있습니다)

메모들

  1. ^ "64비트 HALstation 제품 라인으로 드디어 HAL 출시"
  2. ^ "SPARC64 VI 확장" 56페이지, 후지쯔 한정 릴리즈 1.3, 2007년 3월 27일
  3. ^ a b SPARC II 제품 개요
  4. ^ a b c d e f 송, "HAL Packs SPARC64, 싱글칩에"
  5. ^ 후지쯔의 PRIME POWER 서버, 또 다른 큰 성능 향상

레퍼런스

  • Computergram(1994년 3월 11일).['후지쯔로부터 64비트 SPARC 실리콘 최초 획득']컴퓨터 비즈니스 리뷰
  • Computergram(1995년 9월 19일).['64비트 HALstation 제품 라인에서 드디어 HAL이 출시되었습니다']컴퓨터 비즈니스 리뷰
  • 후지쯔 주식회사(2002년 7월 17일).후지쯔의 PRIME POWER 서버는 또 하나의 큰 퍼포먼스를 발휘합니다.(보도자료)
  • 후지쯔 주식회사(2002년 7월 17일).SPARC64 GP 400-810MHz 기술 개요
  • HAL 컴퓨터 시스템SPARC64
  • HAL 컴퓨터 시스템(1995년 8월 14일 ~ 15일)SPARC64+: HAL의 2세대 64비트 SPARC 프로세서.핫칩스 VII
  • HAL 컴퓨터 시스템(1999년 4월 29일).SPARC64 I 제품의 개요
  • HAL 컴퓨터 시스템(1999년 4월 29일).SPARC64 II 제품 개요
  • HAL 컴퓨터 시스템(1999년 4월 29일).SPARC64 III 제품 개요
  • 린리 구엔납(1995년 3월 6일)."HAL, 멀티칩 SPARC 프로세서 공개"마이크로프로세서 리포트
  • Song, Peter (8 December 1997). "HAL Packs SPARC64; onto Single Chip". Microprocessor Report.