팬아웃
Fan-out디지털 전자장치에서 팬아웃은 다른 단일 논리 게이트의 출력에 의해 구동되는 게이트 입력 수입니다.
대부분의 설계에서 논리 게이트는 더 복잡한 회로를 형성하기 위해 연결된다.로직 게이트 입력은 경합을 일으키지 않고 한 번에 두 개 이상의 출력에 의해 공급될 수 없지만, 하나의 출력이 여러 입력에 연결되는 것은 일반적이다.로직 게이트를 구현하는 데 사용되는 기술은 대개 추가 인터페이스 회로 없이 일정한 수의 게이트 입력을 직접 배선할 수 있게 한다.출력의 최대 팬 아웃은 부하 운전 능력을 측정한다. 출력이 안전하게 연결될 수 있는 동일한 유형의 게이트 입력 중 가장 많은 수입니다.
논리적 관행
팬아웃에 대한 최대 한계는 일반적으로 제조자의 데이터시트에 주어진 로직 제품군 또는 장치에 대해 명시된다.이러한 한계는 구동 장치가 동일한 제품군의 구성원이라는 것을 가정한다.
서로 다른 두 논리 패밀리가 상호 연결될 때 팬인(fan-in)과 팬아웃(fan-out)보다 더 복잡한 분석이 필요하다.팬아웃은 궁극적으로 출력의 최대 소스 및 싱크 전류와 연결된 입력의 최대 소스 및 싱크 전류에 의해 결정되며, 구동 장치는 모든 콘인에 의해 필요하거나 제공한 전류의 합계를 출력에서 공급하거나 싱크할 수 있어야 한다(출력이 로직 하이 또는 저전압 레벨인지에 따라 다름).출력 전압 사양을 유지하는 동시에 ected 입력.각 논리 계열에 대해, 일반적으로 "표준" 입력은 각 논리 레벨에서 최대 입력 전류를 가진 제조업체가 정의하며, 출력에 대한 팬아웃은 최악의 경우 구동될 수 있는 이러한 표준 입력의 수로 계산된다.(따라서, 특정 장치가 해당 제품군의 "표준" 장치보다 데이터 시트에 보고된 것처럼 싱크되고/또는 소스가 적은 전류를 구동하는 경우, 출력이 팬아웃에 의해 지정되는 것보다 더 많은 입력을 실제로 구동할 수 있다.궁극적으로 장치가 (신뢰성이 보장된) 팬아웃 기능을 가지고 있는지 여부는 구동 장치의 데이터시트에 지정된 모든 입력 로우(최대) 소스 전류를 더하고, 동일한 장치의 모든 입력 하이(최대) 싱크 전류를 더하고, 그 합계를 주행 개발비와 비교함으로써 결정된다.e의 보장된 최대 출력 낮은 싱크 전류와 출력 높은 소스 전류 사양.두 총계가 모두 운전기기의 한계 내에 있는 경우, 그것은 그러한 장치의 입력을 그룹으로 구동할 수 있는 DC 팬아웃 용량을 가지고 있고, 그렇지 않으면 제조자의 팬아웃 번호에 관계 없이 그렇지 않다.그러나, 평판이 좋은 제조업체의 경우, 이 현재 분석 결과 장치가 입력을 구동할 수 없는 것으로 밝혀지면 팬 아웃 번호가 일치한다.
고속 신호 전환이 필요한 경우, 출력, 입력 및 컨덕터의 AC 임피던스가 출력의 유효 드라이브 용량을 상당히 감소시킬 수 있으며, 이 DC 분석으로는 충분하지 않을 수 있다.아래 AC 팬아웃을 참조하십시오.
이론
DC 팬아웃
완벽한 논리 게이트는 무한 입력 임피던스와 제로 출력 임피던스를 가지고 있어 게이트 출력이 게이트 입력을 얼마든지 구동할 수 있다.그러나 실제 제조 기술은 완벽하지 않은 특성을 나타내기 때문에 게이트 출력이 후속 게이트 입력으로 더 이상 전류를 구동할 수 없는 한계치에 도달할 것이다. 그렇게 시도하면 전압이 해당 와이어의 논리 수준에 대해 정의된 수준 아래로 떨어져 오류가 발생한다.
팬아웃은 입력에 필요한 전류가 정확한 논리 수준을 유지하면서 출력에 의해 전달될 수 있는 전류를 초과하기 전에 출력에 연결할 수 있는 입력 수입니다.현재의 수치는 논리의 0과 1이 말하는 논리의 경우 다를 수 있으며, 그 경우 우리는 더 낮은 팬 아웃을 주는 쌍을 취해야 한다.이것은 다음과 같이 수학적으로 표현할 수 있다.
여기서 은(는) 플로어 기능이다.
이러한 수치만으로 볼 때 TTL 논리 게이트는 게이트 유형에 따라 약 2~10개로 제한되며, CMOS 게이트는 일반적으로 실제 회로보다 훨씬 높은 DC 팬아웃을 가진다(예: 25 °C 및 15 V에서 HEF4000 시리즈 CMOS 칩에 NXP 반도체 사양을 사용하면 34,000의 팬아웃이 발생한다).
AC 팬아웃
그러나 실제 게이트의 입력은 정전용량뿐만 아니라 전원 공급 레일에 대한 저항도 가지고 있다.이 캐패시턴스는 이전 게이트의 출력 전환 속도를 늦추고 따라서 전달 지연을 증가시킨다.결과적으로 설계자는 고정된 팬아웃보다는 팬아웃과 전파 지연(전체 시스템의 최대 속도에 영향을 미치는) 사이의 트레이드오프에 직면하게 된다.이러한 효과는 TTL 시스템에서 덜 두드러지게 나타나며, 이는 TTL이 CMOS에 비해 수년간 속도 우위를 유지한 한 가지 이유다.
종종 단일 신호(극한 예로서 클럭 신호)는 칩에서 10개 이상의것을 구동해야 한다.단순히 게이트의 출력을 1000개의 다른 입력에 배선하는 것이 아니라, 회로 설계자는 게이트의 출력을 10개의 버퍼(또는 최소 크기 버퍼의 10배 크기만큼 균등하게 큰 버퍼)로 하는 트리(극단적인 예로서 클록 트리)를 갖는 것이 훨씬 더 빠르다는 것을 발견했다.버퍼(또는 동등하게 최소 크기 버퍼의 100배 크기) 및 원하는 1000개의 입력을 구동하는 최종 버퍼.물리적 설계 중에 일부 VLSI 설계 도구는 신호 무결성 설계 폐쇄의 일부로 버퍼 삽입을 수행한다.
마찬가지로, 64비트 ALU에 Z 플래그를 생성하기 위해 64개 출력 비트를 64개 입력 NOR 게이트에 단순히 배선하는 것이 아니라, 회로 설계자는 트리(예: Z 플래그가 8개 입력 NOR 게이트에 의해 생성되고 각 입력은 8개 입력 OR 게이트에 의해 생성됨)를 갖는 것이 훨씬 더 빠르다는 것을 발견했다.
라딕스 경제를 연상시키는, 그러한 트리의 총 지연에 대한 하나의 추정치(각 스테이지의 지연에 의한 총 스테이지 수)는 트리의 각 스테이지가 e, 약 2.7로 스케일링될 때 최적의(최소 지연)를 제공한다.디지털 집적회로를 설계하는 사람들은 일반적으로 필요할 때마다 나무를 삽입하여 칩의 각 게이트의 팬인(fan-in)과 팬아웃(fan-out)이 2에서 10 사이일 수 있다.[1]
따라서 속도 제한으로 인해 DC 팬아웃이 아닌 동적 또는 AC 팬아웃이 많은 실제 사례에서 일차 제한 요인이 된다.예를 들어 마이크로컨트롤러의 주소와 데이터 라인에 3개의 장치가 있고 마이크로컨트롤러가 최대 클럭 속도로 35pF의 버스 캐패시턴스를 구동할 수 있다고 가정하자.각 장치에 8pF의 입력 캐패시턴스가 있으면 11pF의 트레이스 캐패시턴스만 허용된다.(인쇄회로기판의 트레이스는 보통 인치당 1~2pF이므로 이 경우의 트레이스는 최대 5.5인치 길이일 수 있다.)이 추적 길이 조건을 충족시킬 수 없는 경우, 마이크로컨트롤러를 더 느린 버스 속도로 구동하여 신뢰할 수 있도록 하거나, 더 높은 전류 드라이브를 가진 버퍼 칩을 회로에 삽입해야 한다. 높은 전류 드라이브는 I= C d \textstyle dt}}}}을(를) 사용하므로 속도가 증가하므로 전류가 증가하면 캐패시턴스를 더 빠르게 충전하고 캐패시턴스에 대한 전압은 캐패시턴스로 나눈 전하와 동일하다.그래서 더 많은 전류가 흐를수록 전압의 변화가 더 빨라지고, 이것은 버스를 통해 더 빠른 신호를 보낼 수 있다.
불행히도, 현대적 장치의 빠른 속도 때문에 동적 팬 아웃이 대부분의 데이터시트에 명확하게 정의되지 않기 때문에 동적 팬 아웃의 정확한 결정을 위해 IBIS 시뮬레이션이 필요할 수 있다.(자세한 내용은 외부 링크를 참조하십시오.)
참고 항목
- FO4 - 팬아웃 4
- 팬인 - 로직 게이트의 입력 수
- 리콘버전
- 팬아웃 웨이퍼 레벨 포장
- 해밍 웨이트
참조
- ^ 마일즈 무르도카, 아포톨로스 게라술리스, 사울 레비."재구성 가능한 상호연결을 활용한 노벨 광 컴퓨터 아키텍처".[permanent dead link] 1991. 페이지 60-61.