극분할

Pole splitting

극분리전자 증폭기에 사용되는 주파수 보상의 어떤 형태로 악용되는 현상이다.주파수에서 가장 낮은 (일반적으로 입력극)을 낮은 주파수로 이동시킬 목적으로 증폭기의 입력과 출력 측 사이에 캐패시터가 도입되면, 극 분할은 주파수에서 다음 극(일반적으로 출력 극)이 더 높은 주파수로 이동하게 한다.이 극의 움직임은 증폭기의 안정성을 증가시키고 속도 감소의 비용으로 스텝 응답을 향상시킨다.[1][2][3][4]

폴 분할 예제

그림 1: 입력과 출력 사이에 보정 캐패시터 CC 있는 작동 앰프. 앰프는 입력 임피던스 Ri 출력 임피던스 Ro 모두 가지고 있다는 점에 주목하십시오.
그림 2: 보정 캐패시터를 입력에 있는 밀러 캐패시터와 출력에 있는 주파수 의존 전류 소스로 교체하기 위해 밀러의 정리를 사용하여 변환된 보정 캐패시터를 가진 작동 증폭기.

이 예는 그림 1의 증폭기에서 C라고C 하는 콘덴서의 도입에 두 가지 결과가 있음을 보여준다. 첫째는 앰프의 가장 낮은 주파수 폴이 여전히 주파수에서 더 낮게 이동하게 하고, 둘째는 더 높은 폴이 주파수에서 더 높게 이동하게 한다.[5]그림 1의 증폭기는 추가 입력 저항 Ri 캐패시턴스 Ci 인해 저주파 극을 가지며, 시간 상수 Ci(RAi R )는 다음과 같다.이 장대는 밀러 효과에 의해 빈번히 아래로 이동한다.앰프에는 부하 저항L R과 캐패시턴스 CL 추가하여 고주파 출력 폴이 주어지며, 시간 상수L C(RoL R )는 다음과 같다.고주파극의 상향 이동은 밀러 증폭 보상 캐패시터 CC 출력 전압 분배기의 주파수 의존도를 변경하기 때문에 발생한다.

가장 낮은 극이 주파수에서 아래로 움직이는 것을 보여주기 위한 첫 번째 목표는 밀러의 정리 기사와 같은 접근법을 사용하여 확립된다.밀러의 정리 기사에 기술된 절차에 따라 그림 1의 회로는 그림 1과 전기적으로 동등한 그림 2의 회로로 변형된다.그림 2의 입력 측에 Kirchhoff의 현재 법칙을 적용하면 입력 전압 v i \즉, 적용 신호 전압 v \의 함수로서 이상적인 op amp에 대한 입력 전압 {\displaystystyled \ v_{a},

f에서1 시작하는 주파수에서 롤오프를 나타낸다.

가장 낮은 극의 시간 상수에 대한 표기법 }을 도입한다.이 주파수는 앰프의 초기 저주파수보다 낮으며, CC = 0F의 경우 1 Ri {\{1

더 높은 극의 움직임을 여전히 더 높은 주파수로 보여주는 두 번째 목표로 돌리면, 전체적인 이득에 두 번째 요인이 되는 회로의 출력측과 추가적인 주파수 의존성을 살펴볼 필요가 있다.전압 \은(는) 다음과 같이 앰프 내부의 이상적인 op 앰프의 이득에 의해 결정된다.

이 관계를 사용하여 Kirchhoff의 현재 법칙을 회로 출력 측에 적용하면 다음과 같이 이상적인 op 앰프에 대한 입력에서 v v_의 함수로서 로드 v 을 결정한다.

이 표현식은 회로의 입력 측에서 전체 이득을 얻기 위해 앞에서 찾은 게인수와 조합된다.

이 이득식은 두 개의 시간 상수를 가진 단순한 2극 반응을 보여주는 것으로 보인다.(이것은 또한 분자에 0을 나타내지만, 증폭기 이득 Av 크다고 가정할 때, 이 0은 너무 높은 주파수에서만 중요하므로, 분자는 통일로 근사치를 구할 수 있다.)그러나 앰프에는 2극 동작이 있지만 밀러 캐패시턴스에는 낮은 주파수에서는 중요성이 없지만 높은 주파수에서는 상당한 효과가 있는 매립 주파수 의존성이 있기 때문에 위의 표현보다 두 시간 정수가 더 복잡하다.즉, 출력 R-C 제품인 CL(Ro RL )가 저주파극보다 훨씬 높은 주파수에 해당한다고 가정하면 밀러 근사치보다는 밀러 캐패시턴스의 정확한 형태를 사용해야 한다.밀러 효과에 관한 기사에 따르면 밀러 캐패시턴스는 다음과 같이 주어진다.

(양성 밀러 캐패시턴스의 경우 Av 음수)이 결과를 이득표현과 수집용어로 대체하면 이득은 다음과 같이 다시 쓰여진다.

2차 Ω으로 Dω 부여한 경우, 즉:

모든 이차성에는 두 가지 요소가 있는데, 이 표현을 그대로 다시 쓰면 더 간단해 보인다.

여기서 1} 및 2}}은D 공식ω 캐패시턴스와 저항의 조합이다.[6]그것들은 증폭기의 두 극의 시간 상수에 해당한다.하나 또는 상수가 가장 길다 다른 시간;τ 1{\displaystyle \tau_{1}}가장 긴 시간 지속적이고 가장 낮은 기둥에 해당하는, τ 1{\displaystyle \tau_{1}}을 가정해<>τ 2{\displaystyle \tau_{2}}.( 좋은 계단 응답 을 τ 1{\displaystyle \tau_{1}}을 필요로 한다. 가정합니다. τ 2 아래 C 선택C 참조하십시오.)

이 증폭기의 가장 낮은 극 부근에 있는 저주파에서는 일반적으로 Ω의 선형 항이 2차 항보다 중요하므로 Dω 저주파 동작은 다음과 같다.

여기서 CM 밀러 근사치를 사용하여 다음과 같이 다시 정의된다.

그것은 단순히 낮은 주파수에서 평가된 이전의 밀러 캐패시턴스다. 기준으로 {1{\1}가 결정된다. CM 크기 때문에 상수 constant 1는 원래 i C(RAi)[7]보다 훨씬 크다.

고주파에서는 2차 항이 중요해진다. }에대한 위의 결과가 유효하다고 가정하면, 두 번째 상수인 고주파극의 위치는 Dω 2차 항에서 다음과 같이 발견된다.

이 표현식에서 product 제품에 해당하는 2차 계수를 1에 대한 추정치와 함께 대체하면 두 번째 극의 위치에 대한 추정치가 다음과 같다.

그리고 CM 크기 때문에 원래 값 CL(RoL R )보다 크기가 줄어든 것 같다. 즉, 높은 극은 C 때문C 여전히 더 높은 빈도로 이동했다.[8]

요컨대 콘덴서 CC 도입으로 저극이 더 낮고 고극이 더 높게 이동하였기 때문에 극분할이라는 용어가 잘 설명되어 있는 것 같다.

C의C 선정

그림 3: 2극 앰프 설계를 위한 이상적인 보드 그림.이득은 20 dB/10에서 f1 1극에서 2극으로 떨어지며, 여기2 경사가 40 dB/10으로 증가한다.

C에게C 좋은 선택은 어떤 가치인가?일반적인 용도의 경우, 전통적인 설계(흔히 지배극 또는 단극 보상이라고 함)에서는 증폭기 게인이 코너 주파수에서 20 dB/decade에서 0 dB 게인 또는 더 낮은 값으로 떨어질 것을 요구한다.[9][10] 이 설계로 앰프는 안정적이고 유니티 게인 전압 버퍼로서도 거의 최적인 스텝 응답을 갖는다.보다 공격적인 기법은 2극 보상이다.[11][12]

설계를 얻기 위해 f2 위치시키는 방법은 그림 3과 같다.가장 낮은 극 f에서1 보드 이득 플롯은 20 dB/decade에서 하강하기 위해 기울기를 깨뜨린다.목표는 20 dB/decade 기울기를 0 dB까지 유지하는 것이며, (log10 f2 - log10 f1 ) = log10 (f22 / f1 )의 요구되는 주파수 변화에[13] 대해 20 로그10v A의 원하는 이득 감소(dB in dB)의 비율을 취하는1 것이다.

주파수 10년당 기울기 = ( v) ( 2/ f ), }/f_

즉, f2 = A fv1. f가 이만큼 크지 않을2 경우, 두 번째 극에서 발생하는 보드 플롯의 두 번째 파단은 결과적으로 낮은 안정성과 저하된 스텝 응답으로 이득이 0dB로 떨어지기 전에 플롯을 중단한다.

그림 3은 주파수에 대한 정확한 게인 의존도를 얻기 위해 두 번째 극은 적어도 첫 번째 극보다 주파수 Av 더 높은 요인임을 보여준다.게인은 앰프의 입력과 출력에서 전압 분배기에 의해 약간 감소하므로 입력과 출력에서 전압 분배기에 대한 Av 대한 보정으로 양호한 스텝 응답을 위한 폴 비율 조건이 다음과 같이 된다.

그림 4: 저주파 CM(상단)에서의 밀러 캐패시턴스 및 Excel을 이용한 이득 함수로서의 보정 캐패시터C C(하단)캐패시턴스 단위는 pF이다.

위에서 개발된 시간 상수에 대한 근사를 사용하여,

또는

CC 대한 적절한 값을 결정하기 위한 2차 방정식을 제공한다.그림 4는 이 방정식을 사용한 예를 보여준다.이득의 낮은 값에서 이 예제를 증폭기 보상(, 그림 4보상 콘덴서 CC저 이득에 작은 거에요)도 없는 고위험이 증가하면 보상 용량은 급속히가 필요한(그림 4에서 증가한 capacitor CC가 증가함에 따라 신속하게 그것은, 보상이)기 때문에 neces은 pole-ratio 조건에 맞다.s장대비가 증가하다여전히 더 큰 이득의 경우, 이득에 따라 증가하는 CC 밀러 증폭("밀러 방정식" 참조)이 CC 대해C 더 작은 값을 허용하기 때문에 필요한 C는 이득과 함께 떨어진다.

설계 불확실성에 대한 더 많은 안전 여유를 제공하기 위해, 종종 Av 이 방정식의 오른쪽에서 두 배 또는v 세 배 A로 증가한다.[14]산센[4] 또는 후이징[10]단계별 응답에 대한 기사를 참조하십시오.

슬루 레이트

위의 내용은 작은 신호 분석이다.그러나 큰 신호를 사용할 경우 보정 캐패시터를 충전 및 방전해야 하는 필요성이 앰프 슬루 레이트에 악영향을 미치며, 특히 입력 램프 신호에 대한 응답은 C 충전C 필요성에 의해 제한된다.

참고 항목

참조 및 참고 사항

  1. ^ 즉, 상승 시간은 낮은 오버슈트링잉과 일치하는 가능한 가장 빠른 시간으로 선택된다.
  2. ^ C. Toumazu, Moschytz GS & Gilbert B (Editors) (2007). Trade-offs in analog circuit design: the designer's companion. New York/Berlin/Dordrecht: Springer. pp. 272–275. ISBN 978-1-4020-7037-2. {{cite book}}: author=일반 이름 포함(도움말)
  3. ^ Marc T. Thompson (2006). Intuitive analog circuit design: a problem-solving approach using design case studies. Amsterdam: Elsevier Newnes. p. 200. ISBN 0-7506-7786-4.
  4. ^ a b Willy M. C. Sansen (2006). Analog design essentials. New York; Berlin: Springer. pp. §097, p. 266 et seq. ISBN 0-387-25746-2.
  5. ^ 이 예는 매우 구체적으로 나타나지만, 관련 수학적 분석은 회로 설계에 매우 많이 사용된다.
  6. ^ 시간 상수의 합은 Ω 단위의 선형 항 계수, 시간 상수의 곱은 (jΩ 단위의 2차 항 계수)이다.2
  7. ^ }에 대한 표현은 f1 대해 처음에 발견된 (CM+Ci ) (RAi R )와 약간 다르지만, 부하 캐패시턴스가 밀러 캐패시턴스 대신 저주파 응답을 제어하는 정도로 크지 않다고 가정하면 차이가 경미하다.
  8. ^ 한편, 고주파극이 높은 주파수로 만들어질수록 실제 증폭기의 경우 다른 극(이 분석에서 고려하지 않음)이 한 부분을 담당할 가능성이 높아진다.
  9. ^ A.S. Sedra and K.C. Smith (2004). Microelectronic circuits (Fifth ed.). New York: Oxford University Press. pp. 849 and Example 8.6, p. 853. ISBN 0-19-514251-9.
  10. ^ a b Huijsing, Johan H. (2001). Operational amplifiers: theory and design. Boston, MA: Kluwer Academic. pp. §6.2, pp.205–206 and Figure 6.2.1. ISBN 0-7923-7284-0.
  11. ^ Feucht, Dennis:2극 보상
  12. ^ Self, Douglas (2006). Audio power amplifier design handbook. Oxford: Newnes. pp. 191–193. ISBN 0-7506-8072-5.
  13. ^ 즉 주파수는 1, 10, 102 10의 힘으로 표시된다.
  14. ^ 2극 증폭기의 경우 2극 증폭기의 경우 최대 평면 또는 버터워스 설계가 발생한다.그러나 실제 증폭기는 두 개 이상의 극을 가지며, 두 개 이상의 인자가 필요한 경우가 많다.

외부 링크