낸드 논리

NAND Boolean 함수는 기능 완전성의 속성을 가지고 있다.이는 어떤 부울 표현식도 NAND 연산만을 활용한 등가 표현식으로 다시 표현할 수 있다는 것을 의미한다.예를 들어 NOT(x) 함수는 NAND(x,x)로 동등하게 표현될 수 있다.디지털 전자회로 분야에서는 NAND 게이트만으로 어떤 부울 기능도 구현할 수 있음을 시사한다.

이것에 대한 수학적 증거는 헨리 M에 의해 발표되었다. 1913년 셰퍼는 미국수학협회의 거래에 참여했다(Sheffer 1913).유사한 사례가 NOR 기능에 적용되며, 이를 NOR 로직이라고 한다.

낸드

NAND 게이트는 뒤집힌 AND 게이트다.다음과 같은 진리표가 있다.

Q = A NAND B

진리 테이블
입력 A	입력 B	출력 Q
0	0	1
0	1	1
1	0	1
1	1	0

CMOS 트랜지스터 낸드 소자

CMOS 논리에서는 A와 B 입력이 모두 높으면 NMOS 트랜지스터(도표 하단 절반)가 모두 수행되고, PMOS 트랜지스터(상단 절반)가 수행하지 않으며, 출력과 VSS(접지) 사이에 전도 경로가 설정되어 출력이 낮아진다.A와 B 입력이 모두 낮으면 NMOS 트랜지스터 중 어느 것도 수행하지 않는 반면, PMOS 트랜지스터 두 개가 모두 수행하여 출력과 Vdd(전압 소스) 사이에 전도성 경로를 설정하여 출력을 하이로 만든다.A 또는 B 입력 중 하나가 낮으면 NMOS 트랜지스터 중 하나가 수행되지 않고, PMOS 트랜지스터 중 하나가 수행되며, 출력과 Vdd(전압 소스) 사이에 전도성 경로가 설정되어 출력이 높게 된다.출력이 낮아지는 두 입력의 유일한 구성은 둘 다 높을 때 뿐이므로 이 회로는 NAND(NOT AND) 논리 게이트를 구현한다.

NAND 게이트를 사용하여 다른 게이트 만들기

낸드 게이트는 보편적인 게이트로, 다른 어떤 게이트도 낸드 게이트의 조합으로 나타낼 수 있다는 뜻이다.

NOT

NOT 게이트는 NAND 게이트의 입력을 함께 결합하여 만들어진다.NAND 게이트는 NOT 게이트에 이어 AND 게이트에 해당하기 때문에 NAND 게이트의 입력에 합류하면 NOT 게이트만 남게 된다.

원하는 NOT 게이트

낸드 건설

Q = NOT(A)

= NAND A

진리 테이블
입력 A	출력 Q
0	1
1	0

AND

AND 게이트는 아래와 같이 NAND 게이트의 출력을 반전시켜 만든다.

원하는 AND 게이트

낸드 건설

Q = A AND

= (A NAND B ) NAND (A NAND B )

진리 테이블
입력 A	입력 B	출력 Q
0	0	0
0	1	0
1	0	0
1	1	1

OR

NAND 게이트에 대한 진실 표를 조사하거나 De Morgan's Laws를 적용하면 입력값 중 하나가 0이면 출력이 1이 된다는 것을 알 수 있다.그러나 OR 게이트가 되려면 입력이 1이면 출력이 1이어야 한다.따라서 입력이 반전되면 어떤 고입력이라도 고출력을 유발하게 된다.

원하는 OR 게이트

낸드 건설

Q = A 또는 B

= (A NAND A ) NAND (B NAND B )

진리 테이블
입력 A	입력 B	출력 Q
0	0	0
0	1	1
1	0	1
1	1	1

NOR

NOR 게이트는 출력이 반전된 OR 게이트다.입력 A와 입력 B가 모두 하이인 경우 출력이 하이인 것이다.

원하는 NOR 게이트

낸드 건설

Q = A NOR B

= [ ( NAND A ) NAND (B NAND B ) ] NAND
[ ( A NAND A ) NAND (B NAND B ) ]

진리 테이블
입력 A	입력 B	출력 Q
0	0	1
0	1	0
1	0	0
1	1	0

XOR

XOR 게이트는 아래와 같이 네 개의 NAND 게이트를 연결하여 만든다.이 공사는 단일 낸드 게이트의 3배에 달하는 전파 지연을 수반한다.

원하는 XOR 게이트

낸드 건설

Q = A XOR B

= [ NAND (A NAND B ) ] NAND
[ B NAND (A NAND B ) ]

진리 테이블
입력 A	입력 B	출력 Q
0	0	0
0	1	1
1	0	1
1	1	0

$또는$ , 모건의 법칙에서 NAND 게이트가 역입력 또는 게이트라는 것을 언급하면서 $XOR$ 게이트는 $A\cdot {\overline {B}}+{\overline {A}}\cdot B$ ⋅ $A\cdot {\overline {B}}+{\overline {A}}\cdot B$ B + $A\cdot {\overline {B}}+{\overline {A}}\cdot B$ $A\cdot {\overline {B}}+{\overline {A}}\cdot B$ B ${$ B $A\cdot {\overline {B}}+{\overline {A}}\cdot B$ { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { { $over$ { { { { $over$ { { { { { { { $over$ over over over $over$ 이 공사는 4문이 아닌 5개의 관문을 사용한다.

원하는 게이트	낸드 건설

Q = A XOR B	= [ B NAND ( A NAND A ) ] NAND [ NAND (B NAND B ) ]

엑스노르

XNOR 게이트는 Morgan의 법칙에서 NAND 게이트가 역입력 OR 게이트라는 것을 언급하면서 $A\cdot B+{\overline {A}}\cdot {\overline {B}}$ $A\cdot B+{\overline {A}}\cdot {\overline {B}}$ $A\cdot B+{\overline {A}}\cdot {\overline {B}}$ + $A\cdot B+{\overline {A}}\cdot {\overline {B}}$ 의 B $A\cdot B+{\overline {A}}\cdot {\overline {B}}$ B ${{\$ 를 고려하여 만들어졌다.이 공사는 단일 낸드 게이트의 3배에 달하는 전파 지연을 수반하며 5개의 게이트를 사용한다.

원하는 XNOR 게이트

낸드 건설

Q = A XNOR B

= [ ( NAND A ) NAND (B NAND B ) ] NAND
(AND B )

입력 A	입력 B	출력 Q
0	0	1
0	1	0
1	0	0
1	1	1

또는 XOR 게이트의 4-게이트 버전을 인버터와 함께 사용할 수 있다.이 공사는 단일 낸드 게이트에 비해 4배(3회 대신)의 전파지연이 있다.

원하는 게이트	낸드 건설

Q = A XNOR B	= { [ NAND (A NAND B ) ] NAND [ B NAND ( A NAND B ) ] } NAND { [ NAND (A NAND B ) ] NAND [ B NAND ( A NAND B ) ] }

MUX

멀티플렉서 또는 MUX 게이트는 선택기 비트라고 하는 입력 중 하나를 사용하여 데이터 비트라고 하는 다른 두 입력 중 하나를 선택하고 선택한 데이터 비트만 출력하는 3입력 게이트다.^[1]

원하는 MUX 게이트

낸드 건설

Q = [ A A 및 NOT(S ) ]
OR (B AND S )

= [ NAND (S NAND S ) ]
NAND (B NAND S )

진리 테이블
입력 A	입력 B	선택	출력 Q
0	0	0	0
0	1	0	0
1	0	0	1
1	1	0	1
0	0	1	0
0	1	1	1
1	0	1	0
1	1	1	1

데무스

디멀티플렉서는 멀티플렉서의 역기능을 수행한다.단일 입력을 취하여 선택할 출력을 지정하는 선택기 비트에 따라 가능한 두 개의 출력 중 하나로 채널링한다.^[1]

원하는 DEMUX 게이트

낸드 건설

진리 테이블
입력	선택	출력 A	출력 B
0	0	0	0
1	0	1	0
0	1	0	0
1	1	0	1

참고 항목

NAND 로직 소자를 생산하는 CMOS 트랜지스터 구조와 칩 증착 기하학
셰퍼 스트로크 - 기타 이름
논리적인 것도 아니다.낸드 게이트와 마찬가지로 NOR 게이트도 보편적인 게이트다.
기능 완성도

외부 링크

TTL NAND 및 AND 게이트 - 회로에 대한 모든 정보
NAND 게이트에서 XOR를 도출하는 단계.
NandGame - NAND 게이트만을 사용하여 컴퓨터를 만드는 게임

참조

^ ^a ^b N.N. & Schocken, S., 2005.인: NAND에서 테트리스로:첫 번째 원칙에서 현대 컴퓨터 구축:MIT 프레스, 페이지 20.이용 가능: http://www.nand2tetris.org/chapters/chapter%2001.pdf 웨이백머신에 2017-01-10년 보관

Lancaster, Don (1974). TTL Cookbook (1st ed.). Indianapolis, IN: Howard W Sams. pp. 126–135. ISBN 0-672-21035-5.
Sheffer, H. M. (1913), "A set of five independent postulates for Boolean algebras, with application to logical constants", Transactions of the American Mathematical Society, 14: 481–488, doi:10.2307/1988701, JSTOR 1988701

[:0-1] N.N. & Schocken, S., 2005.인: NAND에서 테트리스로:첫 번째 원칙에서 현대 컴퓨터 구축:MIT 프레스, 페이지 20.이용 가능: http://www.nand2tetris.org/chapters/chapter%2001.pdf 웨이백머신에 2017-01-10년 보관

[1]

Search

낸드 논리

네임스페이스

더

목차

낸드

NAND 게이트를 사용하여 다른 게이트 만들기

NOT

AND

OR

NOR

XOR

엑스노르

MUX

데무스

참고 항목

외부 링크

참조