ARM 프로세서 비교

Comparison of ARM processors

ARM Holdings 및 타사에서 설계한 ARM 계열 명령어 집합을 기반으로 한 프로세서를 ARM 명령어 집합 버전, 릴리스 및 이름별로 정렬하여 비교한 것입니다.

ARMv6

코어 디코딩 폭 실행 포트 파이프라인 깊이 순서 외 실행 FPU 파이프라인 VFP FPU 레지스터 네온
(SIMD)		 공정기술 L0 캐시 L1 캐시
I.cache+D.cache
(KiB 단위)		 L2 캐시 L3 캐시 핵심 구성 코어당 속도
(DMIPS/MHz)
ARM1136J(F)-S 단독 발행의 ? 8단계 아니요. VFPv2 네. (8 또는 32) × 32비트 아니요. 90/65/45nm ? 다양한(일반적으로 16KB + 16KB) 변동(일반적으로 없음) — 1–4 1.25

ARMv7-A

이 표는 ARMv7-A (Ameans[1] Application) 명령어 집합 아키텍처를 구현하는 중앙 처리 장치와 이 아키텍처의 필수 또는 선택적 확장인 마지막 AArch32를 비교한 표입니다.

코어 디코드
폭		 실행
항구들		 파이프라인
깊이		 순서 외 실행 FPU 파이프라인
VFP		 FPU
등록부		 네온
(SIMD)		 큰.작은
역할.		 가상화[2] 과정
기술		 L0
캐시		 L1
캐시		 L2
캐시		 코어
구성		 속도
당
핵의
(DMIPS
/MHz)		 ARM 부품 번호
(메인 ID 레지스터에서)
ARM Cortex-A5 1 8 아니요. VFPv4(옵션) 16 x 64비트 64비트 폭(옵션) 아니요. 아니요. 40/28nm 코어당 4~64KiB 1, 2, 4 1.57 0xC05
ARM Cortex-A7 2 5[3] 8 아니요. VFPv4 네. 16 x 64비트 64비트 폭 작은 네[4] 40/28nm 8~64KiB/코어 최대 1MiB(옵션) 1, 2, 4, 8 1.9 0xC07
ARM Cortex-A8 2 2[5] 13 아니요. VFPv3 아니요. 32 x 64비트 64비트 폭 아니요. 아니요. 65/55/45nm 32KiB + 32KiB 256 또는 512(표준) KiB 1 2.0 0xC08
ARM Cortex-A9 2 3[6] 8–11[7] 네. VFPv3(옵션) 네. (16 또는 32) × 64비트 64비트 폭(옵션) 지원 코어 아니요[7] 65/45/40/32/28nm 32KiB + 32KiB 1 MiB 1, 2, 4 2.5 0xC09
ARM 피질-A12 2 11 네. VFPv4 네. 32 x 64비트 128비트 폭 아니요[8] 네. 28nm 32-64KiB + 32KiB 256KiB, 최대 8MiB 1, 2, 4 3.0 0xC0D
ARM 코텍스-A15 3 8[3] 15/17-25 네. VFPv4 네. 32 x 64비트 128비트 폭 큰. 네[9] 32/28/20nm 코어당 32KiB + 32KiB 클러스터당 최대 4MiB, 칩당 최대 8MiB 2, 4, 8 (4×2) 3.5 - 4.01 0xC0F
ARM Cortex-A17 2[10] 11+ 네. VFPv4 네. 32 x 64비트 128비트 폭 큰. 네. 28nm 코어당 32KiB + 32KiB 256KiB, 최대 8MiB 4까지 4.0 0xC0E
퀄컴 스콜피온 2 3[11] 10 예(FXU&LSU에만 해당)[12] VFPv3 네. 128비트 폭 아니요. 65/45nm 32KiB + 32KiB 256KiB(싱글 코어)
512KB(듀얼 코어)		 1, 2 2.1 0x00F
퀄컴 크라이트[13] 3 7 11 네. VFPv4[14] 네. 128비트 폭 아니요. 28nm 4KiB + 4KiB 직접 매핑 16KiB + 16KiB 4방향 세트 연상 1 MiB 8방향 세트 연상(듀얼 코어) / 2 MiB(쿼드 코어) 2, 4 3.3 (Krait 200)
3.39 (Krait 300)
3.39(Krait 400)
3.51(Krait 450)		 0x04D

0x06F
스위프트 3 5 12 네. VFPv4 네. 32 x 64비트 128비트 폭 아니요. 32nm 32KiB + 32KiB 1 MiB 2 3.5 ?
코어 디코드
폭		 실행
항구들		 파이프라인
깊이		 순서 외 실행 FPU {iline}의
VFP		 FPU
등록부		 네온
(SIMD)		 큰.작은
역할.		 가상화[2] 과정
기술 		L0
캐시		 L1
캐시		 L2
캐시		 코어
구성		 속도
당
핵의
(DMIPS
/MHz)		 ARM 부품 번호
(메인 ID 레지스터에서)

ARMv8-A

다음은 ARMv8-A 명령 집합 아키텍처와 이 아키텍처의 필수 또는 선택적 확장을 구현하는 64/32비트 중앙 처리 장치의 표입니다.대부분의 칩은 레거시 애플리케이션용 32비트 ARMv7-A를 지원합니다.이러한 유형의 모든 칩에는 구형 ARMv7-A 및 NEON(SIMD) 칩보다 더 나은 부동 소수점 단위(FPU)가 있습니다.이러한 칩 중 일부에는 이전 32비트 아키텍처(ARMv7)의 코어도 포함되어 있습니다.일부 칩은 SoC이며 삼성 엑시노스 7 옥타와 같은 ARM Cortex-A53과 ARM Cortex-A57을 모두 결합할 수 있습니다.

회사 코어 방출된 개정 디코드 파이프라인
깊이		 고장난
실행 		분점
예측 		큰.작은 역할 집행인.
항구들		 SIMD 팹
(nm 단위)		 동시. MT L0 캐시 L1 캐시
Instr + 데이터
(KiB 단위)		 L2 캐시 L3 캐시 코어
configu-
배급량		 DMIPS/
MHz[주1] 		ARM 부품 번호(메인 ID 레지스터에 있음
가지고 있어요 엔트리
ARM Ltd. Cortex-A32(32비트)[15] 2017 ARMv8.0-A
(32비트만 해당)		 2폭의 8 아니요. 0 ? 작은 ? ? 28[16] 아니요. 아니요. 8–64 + 8–64 0-1 MiB 아니요. 1–4+ ? 0xD01
Cortex-A34(64비트)[17] 2019 ARMv8.0-A
(64비트만 해당)		 2폭의 8 아니요. 0 ? 작은 ? ? ? 아니요. 아니요. 8–64 + 8–64 0-1 MiB 아니요. 1–4+ ? 0xD02
코텍스-A35[18] 2017 ARMv8.0-A 2폭의[19] 8 아니요. 0 네. 작은 ? ? 28 / 16 /
14 / 10		 아니요. 아니요. 8–64 + 8–64 0 / 128KiB – 1MiB 아니요. 1–4+ 1.78 0xD04
코텍스-A53[20] 2014 ARMv8.0-A 2폭의 8 아니요. 0 조건부+
간접 분기
예측		 큰/작은 2 ? 28 / 20 /
16 / 14 / 10		 아니요. 아니요. 8–64 + 8–64 128KiB-2MiB 아니요. 1–4+ 2.24 0xD03
코텍스-A55[21] 2017 ARMv8.2-A 2폭의 8 아니요. 0 큰/작은 2 ? 28 / 20 /
16 / 14 / 12 / 10 / 5[22] 		아니요. 아니요. 16–64 + 16–64 0~256KiB/코어 0-4 MiB 1–8+ 2.65[23] 0xD05
코텍스-A57[24] 2013 ARMv8.0-A 3폭의 15 네.
3 와이드 디스패치		 ? ? 큰. 8 ? 28 / 20 /
16[25] / 14		 아니요. 아니요. 48 + 32 0.5–2 MiB 아니요. 1–4+ 4.8 0xD07
코텍스-A65[26] 2019 ARMv8.2-A ? ? 네. 2단계 ? 2 ? 아니요. 아니요. ? ? ? ? ? 0xD06
코텍스-A65AE[27] 2019 ARMv8.2-A ? ? 네. 2단계 ? 2 ? SMT2 아니요. 16–64 + 16–64 64~256KB 0-4MB 1–8 ? 0xD43
코텍스-A72[28] 2015 ARMv8.0-A 3폭의 15 네.
5 와이드 디스패치		 2단계 큰. 8 28 / 16 아니요. 아니요. 48 + 32 0.5–4 MiB 아니요. 1–4+ 6.3–7,3[29] 0xD08
코텍스-A73[30] 2016 ARMv8.0-A 2폭의 11–12 네.
4 와이드 디스패치		 2단계 큰. 7 28 / 16 / 10 아니요. 아니요. 64 + 32/64 1-8 MiB 아니요. 1–4+ 7.4–8.5[29] 0xD09
코텍스-A75[21] 2017 ARMv8.2-A 3폭의 11–13 네.
6 와이드 디스패치		 2단계 큰. 8? 2*128b 28 / 16 / 10 아니요. 아니요. 64 + 64 256–512 KiB/코어 0-4 MiB 1–8+ 8.2–9.5[29] 0xD0A
코텍스-A76[31] 2018 ARMv8.2-A 폭 4의 11–13 네.
8폭 급파		 128 2단계 큰. 8 2*128b 10 / 7 아니요. 아니요. 64 + 64 256–512 KiB/코어 1-4 MiB 1–4 10.7–12.4[29] 0xD0B
코텍스-A76AE[32] 2018 ARMv8.2-A ? ? 네. 128 2단계 큰. ? ? 아니요. 아니요. ? ? ? ? ? 0xD0E
코텍스-A77[33] 2019 ARMv8.2-A 폭 4의 11–13 네.
10 와이드 디스패치		 160 2단계 큰. 12 2*128b 7 아니요. 1.5K 항목 64 + 64 256–512 KiB/코어 1-4 MiB 1–4 13–16[34] 0xD0D
코텍스-A78[35][36] 2020 ARMv8.2-A 폭 4의 네. 160 네. 큰. 13 2*128b 아니요. 1.5K 항목 32/64 + 32/64 256–512 KiB/코어 1-4 MiB 1–4 ? 0xD41
코텍스-X1[37] 2020 ARMv8.2-A 폭[37] 5의 ? 네. 224 네. 큰. 15 4*128b 아니요. 3K 항목 64 + 64 최대 1MiB[37] 최대 8MiB[37] 관습의[37] ? 0xD44
애플사 사이클론[38] 2013 ARMv8.0-A 6[39] 폭의 16[39] 네[39] 192 네. 아니요. 9[39] 28[40] 아니요. 아니요. 64 + 64[39] 1 MiB[39] 4 MiB[39] 2[41] 1.3~1.4GHz
태풍 2014 ARMv8.0-A 6[42] 폭의 16[42] 네[42] 네. 아니요. 9 20 아니요. 아니요. 64 + 64[39] 1 MiB[42] 4 MiB[39] 2, 3(A8X) 1.1~1.5GHz
트위스트는. 2015 ARMv8.0-A 6[42] 폭의 16[42] 네[42] 네. 아니요. 9 16 / 14 아니요. 아니요. 64 + 64[42] 3 MiB[42] 4 MiB[42]
아니요(A9X)		 2 1.85~2.26GHz
허리케인 2016 ARMv8.0-A 6[43] 폭의 16 네. "big"(A10/A10X에서 "LITTLE" Zepyrcore와
페어링됨)		 9 3*128b 16(A10)
10(A10X)		 아니요. 아니요. 64 + 64[44] 3 MiB[44](A10)
8 MiB(A10X)		 4 MiB[44](A10)
아니요(A10X)		 허리케인 2배(A10)
허리케인 3배(A10X)		 2.34–2.36GHz
제피르 ARMv8.0-A 3폭의 12 네. 작은 5 16(A10)
10(A10X)		 아니요. 아니요. 32 + 32[45] 1 MiB 4 MiB[44](A10)
아니요(A10X)		 제피어 2개(A10)
제퍼 3배(A10X)		 1.09–1.3GHz
몬순 2017 ARMv8.2-A[46] 7 폭의 16 네. "big"(애플 A11에서 "LITTLE" 미스트랄
코어와 페어링됨)		 11 3*128b 10 아니요. 아니요. 64 + 64[45] 8 MiB 아니요. 몬순 2배 2.39GHz
미스트랄 ARMv8.2-A[46] 3폭의 12 네. 작은 5 10 아니요. 아니요. 32 + 32[45] 1 MiB 아니요. 4×미스트랄 1.19GHz
소용돌이 2018 ARMv8.3-A[47] 7 폭의 16 네. "big"("LITTLE" Tempestcore와
쌍을 이루는 Apple A12/Apple A12X/Apple A12Z의 경우)		 11 3*128b 7 아니요. 아니요. 128 + 128[45] 8 MiB 아니요. 2x 와류(A12)
4x 와류(A12X/A12Z)		 2.49GHz
템페스트 ARMv8.3-A[47] 3폭의 12 네. 작은 5 7 아니요. 아니요. 32 + 32[45] 2 MiB 아니요. 4x 템페스트 1.59GHz
번개 2019 ARMv8.4-A[48] 8폭의 16 네. 560 "big"(애플 A13에서 "LITTLE" Thundercore와
페어링됨)		 11 3*128b 7 아니요. 아니요. 128 + 128[49] 8 MiB 아니요. 2x 번개 2.65GHz
썬더 ARMv8.4-A[48] 3폭의 12 네. 작은 5 7 아니요. 아니요. 96 + 48[50] 4 MiB 아니요. 4x 썬더 1.8GHz
파이어스톰 2020 ARMv8.5-A[51] 8폭의[52] 네. 630[53] "big"(Apple A14 및 Apple M1/M1 Pro/M1 Max/M1의 경우 "LITTLE" 아이스스톰
점수와 울트라 페어)		 14 4*128b 5 아니요. 192 + 128 8 MiB(A14)
12 MiB(M1)
24 MiB(M1 Pro/M1 최대)
48 MiB(M1 울트라)		 아니요. 2x파이어스톰(A14)
4x파이어스톰(M1)

6x 또는 8x Firestorm(M1 Pro)
8x Firestorm(M1 최대)
16x파이어스톰(M1 울트라)

 3.0~3.23GHz
얼음 폭풍 ARMv8.5-A[51] 폭 4의 네. 110 작은 7 2*128b 5 아니요. 128 + 64 4 MiB
8 MiB(M1 울트라)		 아니요. 4x 아이스 스톰(A14/M1)
2x 아이스스톰(M1 Pro/Max)
4x 아이스스톰(M1 울트라)		 1.82–2.06GHz
아발란 2021 ARMv8.5-A[51] 8폭의 네. "빅" (애플 A15 및 애플 M2/M2 Pro/M2 Max에서 "LITTLE" 블리자드 코어와
페어링됨)		 14 4*128b 5 아니요. 192 + 128 12 MiB (A15)
16 MiB(M2)
32 MiB(M2 Pro/M2 최대)		 아니요. 2x 눈사태(A15)
4x 눈사태(M2)
6x 또는 8x 눈사태(M2 Pro)

8배 눈사태(M2 최대)

 2.93~3.49GHz
블리자드 ARMv8.5-A[51] 폭 4의 네. 작은 8 2*128b 5 아니요. 128 + 64 4 MiB 아니요. 4x 블리자드 2.02–2.42GHz
에베레스트 산 2022 ARMv8.5-A[51] 8폭의 네. "빅" (애플 A16에서 "LITTLE" 블리자드 코어와
페어링됨		 14 4*128b 5 아니요. 192 + 128 16 MiB 아니요. 에베레스트 산 2배 3.46GHz
톱날 ARMv8.5-A[51] 폭 4의 네. 작은 8 2*128b 5 아니요. 128 + 64 4 MiB 아니요. 4x톱니 2.02GHz
엔비디아 덴버[54][55] 2014 ARMv8-A 2-와이드 하드웨어
디코더, 최대
7폭 변수-
길이 VLIW
미세 수술		 13 하드웨어의 경우는 그렇지 않습니다.
디코더가 사용 중입니다.
제공 가능
동적 소프트웨어에 의해
VLIW로 변환합니다. 		다이렉트+
간접 분기
예측		 아니요. 7 28 아니요. 아니요. 128 + 64 2 MiB 아니요. 2 ?
덴버 2[56] 2016 ARMv8-A ? 13 하드웨어의 경우는 그렇지 않습니다.
디코더가 사용 중입니다.
제공 가능
동적 소프트웨어에 의해
VLIW로 변환합니다. 		다이렉트+
간접 분기
예측		 "Super" Nvidia 자체 구현 ? 16 아니요. 아니요. 128 + 64 2 MiB 아니요. 2 ?
카르멜 2018 ARMv8.2-A ? 다이렉트+
간접 분기
예측		 ? 12 아니요. 아니요. 128 + 64 2 MiB (4 MiB 8 코어) 2 (+ 8) ?
카비움 썬더X[57][58] 2014 ARMv8-A 2폭의 9[58] 네[57] 2단계 ? 28 아니요. 아니요. 78 + 32[59][60] 16 MiB[59][60] 아니요. 8–16, 24–48 ?
썬더X2
[61](예: Broadcom[62] Vulcan) 		2018[63] ARMv8.1-A
[64]		 폭 4의
"4μops"[65][66]		 ? 네[67] 다단계 ? ? 16[68] SMT4 아니요. 32 + 32
(데이터 8방향)		 256KB
코어당[69]		 1 MiB
코어당[69]		 16–32[69] ?
마벨 썬더X3 2020[70] ARMv8.3+[70] 8폭의 ? 네.
4 와이드 디스패치		 다단계 ? 7 7[70] SMT4[70] ? 64 + 32 512 킬로바이트
코어당		 90 MiB 60 ?
응용의

마이크로

나선 2014 ? ? ? ? ? ? ? 40 / 28 아니요. 아니요. 32 + 32(코어당);
라이트 스루
w/message)[71]		 256KiB 공유
코어 쌍당(ECC 포함)		 코어당 1 MiB 2, 4, 8 ?
엑스진 2013 ? 폭 4의 15 네. ? ? ? 40[72] 아니요. 아니요. 8 MiB 8 4.2
X-Gene 2015 ? 폭 4의 15 네. ? ? ? 28[73] 아니요. 아니요. 8 MiB 8 4.2
X-Gene[73] 2017 ? ? ? ? ? ? ? 16 아니요. 아니요. ? ? 32 MiB 32 ?
퀄컴 크리오 2015 ARMv8-A ? ? 네. 2단계? "큰" 또는 "작은" Qualcomm 자체의 유사한 구현 ? 14[74] 아니요. 아니요. 32+24[75] 0.5–1 MiB 2+2 6.3
크리오 200 2016 ARMv8-A 2폭의 11–12 네.
7-wide		 2단계 큰. 7 14 / 11 / 10 / 6[76] 아니요. 아니요. 64 + 32/64? 512KB/골드코어 아니요. 4 1.8~2.45GHz
2폭의 8 아니요. 0 조건부+
간접 분기
예측		 작은 2 8–64? + 8–64? 256KiB/은심 4 1.8~1.9GHz
크리오 300 2017 ARMv8.2-A 3폭의 11–13 네.
8폭 급파		 2단계 큰. 8 10[76] 아니요. 아니요. 64+64[76] 256KiB/골드코어 2 MiB 2, 4 2.0~2.95GHz
2폭의 8 아니요. 0 조건부+
간접 분기
예측		 작은 28 16–64? + 16–64? 128KB/실버 4, 6 1.7~1.8GHz
크리오 400 2018 ARMv8.2-A 폭 4의 11–13 네.
8폭 급파		 네. 큰. 8 11 / 8 / 7 아니요. 아니요. 64 + 64 512KB/골드 프라임

256KB/골드

 2 MiB 2, 1+1, 4, 1+3 2.0~2.96GHz
2폭의 8 아니요. 0 조건부+
간접 분기
예측		 작은 2 16–64? + 16–64? 128KB/실버 4, 6 1.7~1.8GHz
크리오 500 2019 ARMv8.2-A 폭 4의 11–13 네.
8폭 급파		 네. 큰. 8 / 7 아니요. ? 512KB/골드 프라임

256KB/골드

 3 MiB 2, 1+3 2.0~3.2GHz
2폭의 8 아니요. 0 조건부+
간접 분기
예측		 작은 2 ? 128KB/실버 4, 6 1.7~1.8GHz
크리오 600 2020 ARMv8.4-A 폭 4의 11–13 네.
8폭 급파		 네. 큰. 6 / 5 아니요. ? 64 + 64 1024KB/골드 프라임

512KB/골드

 4 MiB 2, 1+3 2.2~3.0GHz
2폭의 8 아니요. 0 조건부+
간접 분기
예측		 작은 2 ? 128KB/실버 4, 6 1.7~1.8GHz
팔코르[77][78] 2017[79] "ARMv8.1-A 기능",[78] AArch64만 해당([78]32비트 아님) 폭 4의 10–15 네.
8폭 급파		 네. ? 8 10 아니요. 24 KiB 88[78] + 32 500KB 1.25MiB 40–48 ?
삼성 M1[80][81] 2016 ARMv8-A 폭 4의 13[82] 네.
9 와이드[83] 디스패치 		96 큰. 8 14 아니요. 아니요. 64 + 32 2 MiB[84] 아니요. 4 2.6GHz
M2[80][81] 2017 ARMv8-A 폭 4의 100 2단계 큰. 10 아니요. 아니요. 64 + 64 2 MiB 아니요. 4 2.3GHz
M3[82][85] 2018 ARMv8.2-A 6 폭의 15 네.
12 와이드 디스패치		 228 2단계 큰. 12 10 아니요. 아니요. 64 + 64 코어당 512KiB 4096KB 4 2.7GHz
M4[86] 2019 ARMv8.2-A 6 폭의 15 네.
12 와이드 디스패치		 228 2단계 큰. 12 8 / 7 아니요. 아니요. 64 + 64 코어당 512KiB 3072KB 2 2.73GHz
M5[87] 2020 ARMv8.2-A 6 폭의 네.
12 와이드 디스패치		 228 2단계 큰. 7 아니요. 아니요. 64 + 64 코어당 512KiB 3072KB 2 2.73GHz
후지쯔 A64FX[88][89] 2019 ARMv8.2-A 폭 4/2 7+ 네.
5방향?		 네. n/a 8+ 2*1080b[90] 7 아니요. 아니요. 64 + 64 12+1 코어당 8MiB 아니요. 48+4 1.9GHz 이상, 15GF/W+.
하이실리콘 타이산 V110[91] 2019 ARMv8.2-A 폭 4의 ? 네. n/a 8 7 아니요. 아니요. 64 + 64 코어당 512KiB 코어당 1MiB ? ?
회사 코어 방출된 개정 디코드 파이프라인
깊이		 고장난
실행 		분점
예측 		큰.작은 역할 집행인.
항구들		 SIMD 팹
(nm 단위)		 동시. MT L0 캐시 L1 캐시
Instr + 데이터
(KiB 단위)		 L2 캐시 L3 캐시 코어
configu-
배급량		 DMIPS/
MHz 		ARM 부품 번호(메인 ID 레지스터에 있음

참고 항목

메모들

  1. ^ Drystone은 1980년대에 개발된 합성 벤치마크이므로 더 이상 일반적인 워크로드를 대표하지 않으므로 주의하여 사용하십시오.

레퍼런스

  1. ^ "ARM V7 Differences". infocenter.arm.com. ARM Information Center. Retrieved 1 June 2016.
  2. ^ a b "ARM processor hardware virtualization support". arm.com. ARM Holdings. Retrieved 1 June 2016.
  3. ^ a b "big.LITTLE processing with ARM Cortex-A15 & Cortex-A7" (PDF). arm.com. ARM Holdings. Archived from the original (PDF) on 17 October 2013. Retrieved 6 August 2014.
  4. ^ "Cortex-A7 processor". arm.com. ARM Holdings. Retrieved 1 June 2016.
  5. ^ "Cortex-A8 architecture". processors.wiki.TI.com. Texas Instruments. Archived from the original on 8 August 2014. Retrieved 6 August 2014.
  6. ^ "The ARM Cortex-A9 processors" (PDF). arm.com. ARM Holdings. Archived from the original (PDF) on 17 November 2014. Retrieved 6 August 2014.
  7. ^ a b "Cortex-A9 processor". arm.com. ARM Holdings. Retrieved 15 September 2014.
  8. ^ "ARM Cortex-A17 / Cortex-A12 processor update – Architectures and Processors blog – Arm Community blogs – Arm Community".
  9. ^ "Cortex-A15 processor". arm.com. ARM Holdings. Retrieved 9 August 2016.
  10. ^ "ARM Cortex-A17 MPCore processor technical reference manual" (PDF). infocenter.arm.com. ARM Holdings. Retrieved 18 September 2014.
  11. ^ Klug, Brian (7 October 2011). "Qualcomm's new Snapdragon S4: MSM8960 & Krait architecture explored". anandtech.com. Anandtech. Retrieved 6 August 2014.
  12. ^ Mallia, Lou (2007). "Qualcomm High Performance Processor Core and Platform for Mobile Applications" (PDF). Archived from the original (PDF) on 26 April 2017. Retrieved 8 May 2014.
  13. ^ "Qualcomm's New Snapdragon S4: MSM8960 & Krait Architecture Explored".
  14. ^ "Qualcomm Snapdragon S4 (Krait) Performance Preview – 1.5 GHZ MSM8960 MDP and Adreno 225 Benchmarks".
  15. ^ Frumusanu, Andrei (22 February 2016). "ARM Announces Cortex-A32 IoT and Embedded Processor". Anandtech.com. Retrieved 13 June 2016.
  16. ^ "New Ultra-efficient ARM Cortex-A32 Processor Expands… – ARM". arm.com. Retrieved 1 October 2016.
  17. ^ Ltd, Arm. "Cortex-A34". ARM Developer. Retrieved 10 October 2019.
  18. ^ "Cortex-A35 Processor". ARM. ARM Ltd.
  19. ^ Frumusanu, Andrei. "ARM Announces New Cortex-A35 CPU – Ultra-High Efficiency For Wearables & More".
  20. ^ "Cortex-A53 Processor". ARM. ARM Ltd.
  21. ^ a b Matt, Humrick (29 May 2017). "Exploring DynamIQ and ARM's New CPUs: Cortex-A75, Cortex-A55". Anandtech.com. Retrieved 29 May 2017.
  22. ^ "Qualcomm Snapdragon 888 5G Mobile Platform". Retrieved 6 January 2021.
  23. ^ 18% 성능을 기준으로 합니다.Cortex-A53보다 증가
  24. ^ Smith, Andrei Frumusanu, Ryan. "ARM A53/A57/T760 investigated – Samsung Galaxy Note 4 Exynos Review". anandtech.com. Retrieved 17 June 2019.
  25. ^ "TSMC Delivers First Fully Functional 16FinFET Networking Processor" (Press release). TSMC. 25 September 2014. Archived from the original on 20 February 2015. Retrieved 19 February 2015.
  26. ^ "Cortex-A65 – Arm Developer". ARM Ltd. Retrieved 14 July 2020.
  27. ^ "Cortex-A65AE – Arm Developer". ARM Ltd. Retrieved 26 April 2019.
  28. ^ Frumusanu, Andrei. "ARM Reveals Cortex-A72 Architecture Details". Anandtech. Retrieved 25 April 2015.
  29. ^ a b c d http://users.nik.uni-obuda.hu/sima/letoltes/Processor_families_Knowledge_Base_2019/ARM_processors_lecture_2018_12_02.pdf[베어 URL PDF]
  30. ^ Frumusanu, Andrei (29 May 2016). "The ARM Cortex A73 – Artemis Unveiled". Anandtech.com. Retrieved 31 May 2016.
  31. ^ Frumusanu, Andrei (31 May 2018). "ARM Cortex-A76 CPU Unveiled". Anandtech. Retrieved 1 June 2018.
  32. ^ "Cortex-A76AE – Arm Developer". ARM Ltd. Retrieved 14 July 2020.
  33. ^ Schor, David (26 May 2019). "Arm Unveils Cortex-A77, Emphasizes Single-Thread Performance". WikiChip Fuse. Retrieved 17 June 2019.
  34. ^ ARM에 따르면 Cortex-A77은 Geekbench 4의 이전 제품보다 IPC 단일 스레드 성능이 20%, SPECint 2006 23%, SPECfp2006 35%, SPECint 2017 20%, SPECfp2017 25% 향상되었습니다.
  35. ^ "Arm Unveils the Cortex-A78: When Less Is More". WikiChip Fuse. 26 May 2020. Retrieved 28 May 2020.
  36. ^ Ltd, Arm. "Cortex-A78". ARM Developer. Retrieved 28 May 2020.
  37. ^ a b c d e "Introducing the Arm Cortex-X Custom program". community.arm.com. Retrieved 28 May 2020.
  38. ^ Lal Shimpi, Anand (17 September 2013). "The iPhone 5s Review: The Move to 64-bit". AnandTech. Retrieved 3 July 2014.
  39. ^ a b c d e f g h i Lal Shimpi, Anand (31 March 2014). "Apple's Cyclone Microarchitecture Detailed". AnandTech. Retrieved 3 July 2014.
  40. ^ Dixon-Warren, Sinjin (20 January 2014). "Samsung 28nm HKMG Inside the Apple A7". Chipworks. Archived from the original on 6 April 2014. Retrieved 3 July 2014.
  41. ^ Lal Shimpi, Anand (17 September 2013). "The iPhone 5s Review: A7 SoC Explained". AnandTech. Retrieved 3 July 2014.
  42. ^ a b c d e f g h i j Ho, Joshua; Smith, Ryan (2 November 2015). "The Apple iPhone 6s and iPhone 6s Plus Review". AnandTech. Retrieved 13 February 2016.
  43. ^ "Apple had shifted the microarchitecture in Hurricane (A10) from a 6-wide decode from to a 7-wide decode". AnandTech. 5 October 2018.
  44. ^ a b c d "Apple A10 Fusion". system-on-a-chip.specout.com. Retrieved 1 October 2016.[영구 데드링크]
  45. ^ a b c d e "Measured and Estimated Cache Sizes". AnandTech. 5 October 2018.
  46. ^ a b "Apple A11 New Instruction Set Extensions" (PDF). Apple Inc. 8 June 2018.
  47. ^ a b "Apple A12 Pointer Authentication Codes". Jonathan Levin, @Morpheus. 12 September 2018. Archived from the original on 10 October 2018. Retrieved 8 October 2018.
  48. ^ a b "A13 has ARMv8.4, apparently (LLVM project sources, thanks, @Longhorn)". Jonathan Levin, @Morpheus. 13 March 2020.
  49. ^ "The Apple A13 SoC: Lightning & Thunder". AnandTech. 16 October 2019.
  50. ^ "The A13's Memory Subsystem: Faster L2, More SLC BW". AnandTech. 16 October 2019.
  51. ^ a b c d e f "LLVM Project (GitHub)". github.com. Retrieved 25 September 2022.{{cite web}}CS1 유지보수: url-status(링크)
  52. ^ "Apple Announces The Apple Silicon M1: Ditching x86 – What to Expect, Based on A14". AnandTech. 10 November 2020.
  53. ^ Frumusanu, Andrei. "Apple Announces The Apple Silicon M1: Ditching x86 – What to Expect, Based on A14". anandtech.com. Retrieved 25 November 2020.
  54. ^ Stam, Nick (11 August 2014). "Mile High Milestone: Tegra K1 "Denver" Will Be First 64-bit ARM Processor for Android". NVidia. Archived from the original on 12 August 2014. Retrieved 11 August 2014.
  55. ^ Gwennap, Linley. "Denver Uses Dynamic Translation to Outperform Mobile Rivals". The Linley Group. Retrieved 24 April 2015.
  56. ^ Ho, Joshua (25 August 2016). "Hot Chips 2016: NVIDIA Discloses Tegra Parker Details". Anandtech. Retrieved 25 August 2016.
  57. ^ a b De Gelas, Johan (16 December 2014). "ARM Challenging Intel in the Server Market". Anandtech. Retrieved 8 March 2017.
  58. ^ a b De Gelas, Johan (15 June 2016). "Investigating the Cavium ThunderX". Anandtech. Retrieved 8 March 2017.
  59. ^ a b "64-bit Cortex Platform To Take on x86 Servers in the Cloud". electronic design. 5 June 2014. Retrieved 7 February 2015.
  60. ^ a b "ThunderX_CP™ Family of Workload Optimized Compute Processors" (PDF). Cavium. 2014. Retrieved 7 February 2015.
  61. ^ "A Look at Cavium's New High-Performance ARM Microprocessors and the Isambard Supercomputer". WikiChip Fuse. 3 June 2018. Retrieved 17 June 2019.
  62. ^ "⚙ D30510 Vulcan is now ThunderX2T99". reviews.llvm.org.
  63. ^ Kennedy, Patrick (7 May 2018). "Cavium ThunderX2 256 Thread Arm Platforms Hit General Availability". Retrieved 10 May 2018.
  64. ^ "⚙ D21500 [AARCH64] Add support for Broadcom Vulcan". reviews.llvm.org.
  65. ^ https://hpcuserforum.com/presentations/santafe2014/Broadcom%20Monday%20night.pdf[베어 URL PDF]
  66. ^ "The Linley Group – Processor Conference 2013". linleygroup.com.
  67. ^ "ThunderX2 ARM Processors- A Game Changing Family of Workload Optimized Processors for Data Center and Cloud Applications – Cavium". cavium.com.
  68. ^ "Broadcom Announces Server-Class ARMv8-A Multi-Core Processor Architecture". Broadcom. 15 October 2013. Retrieved 11 August 2014.
  69. ^ a b c Kennedy, Patrick (9 May 2018). "Cavium ThunderX2 Review and Benchmarks a Real Arm Server Option". Serve the Home. Retrieved 10 May 2018.
  70. ^ a b c d Frumusanu, Andrei (16 March 2020). "Marvell Announces ThunderX3: 96 Cores & 384 Thread 3rd Gen Arm Server Processor".
  71. ^ Ganesh T S (3 October 2014). "ARMv8 Goes Embedded with Applied Micro's HeliX SoCs". AnandTech. Retrieved 9 October 2014.
  72. ^ Morgan, Timothy Prickett (12 August 2014). "Applied Micro Plots Out X-Gene ARM Server Future". Enterprisetech. Retrieved 9 October 2014.
  73. ^ a b De Gelas, Johan (15 March 2017). "AppliedMicro's X-Gene 3 SoC Begins Sampling". Anandtech. Retrieved 15 March 2017.
  74. ^ "Snapdragon 820 and Kryo CPU: heterogeneous computing and the role of custom compute". Qualcomm. 2 September 2015. Retrieved 6 September 2015.
  75. ^ Frumusanu, Ryan Smith, Andrei. "The Qualcomm Snapdragon 820 Performance Preview: Meet Kryo".
  76. ^ a b c Smith, Andrei Frumusanu, Ryan. "The Snapdragon 845 Performance Preview: Setting the Stage for Flagship Android 2018". Retrieved 11 June 2018.
  77. ^ Shilov, Anton (16 December 2016). "Qualcomm Demos 48-Core Centriq 2400 SoC in Action, Begins Sampling". Anandtech. Retrieved 8 March 2017. In 2015, Qualcomm teamed up with Xilinx and Mellanox to ensure that its server SoCs are compatible with FPGA-based accelerators and data-center connectivity solutions (the fruits of this partnership will likely emerge in 2018 at best).
  78. ^ a b c d Cutress, Ian (20 August 2017). "Analyzing Falkor's Microarchitecture". Anandtech. Retrieved 21 August 2017. The CPU cores, code named Falkor, will be ARMv8.0 compliant although with ARMv8.1 features, allowing software to potentially seamlessly transition from other ARM environments (or need a recompile). The Centriq 2400 family is set to be AArch64 only, without support for AArch32: Qualcomm states that this saves some power and die area, but that they primarily chose this route because the ecosystems they are targeting have already migrated to 64-bit. Qualcomm's Chris Bergen, Senior Director of Product Management for the Centriq 2400, stated that the majority of new and upcoming companies have started off with 64-bit as their base in the data center, and not even considering 32-bit, which is a reason for the AArch64-only choice here. [..] Micro-op cache / L0 I-cache with Way prediction [..] The L1 I-cache is 64KB, which is similar to other ARM architecture core designs, and also uses 64-byte lines but with an 8-way associativity. To software, as the L0 is transparent, the L1 I-cache will show as an 88KB cache.
  79. ^ Shrout, Ryan (8 November 2017). "Qualcomm Centriq 2400 Arm-based Server Processor Begins Commercial Shipment". PC Per. Retrieved 8 November 2017.
  80. ^ a b Ho, Joshua. "Hot Chips 2016: Exynos M1 Architecture Disclosed".
  81. ^ a b Frumusanu, Andrei. "Samsung Announces Exynos 8890 with Cat.12/13 Modem and Custom CPU".
  82. ^ a b Frumusanu, Andrei (23 January 2018). "The Samsung Exynos M3 – 6-wide Decode with 50%+ IPC Increase". Anandtech. Retrieved 25 January 2018.
  83. ^ Frumusanu, Andrei. "Hot Chips 2016: Exynos M1 Architecture Disclosed". Anandtech. Retrieved 29 May 2017.
  84. ^ "'Neural network' spotted deep inside Samsung's Galaxy S7 silicon brain". The Register.
  85. ^ Frumusanu, Andrei. "Hot Chips 2018: Samsung's Exynos-M3 CPU Architecture Deep Dive". anandtech.com. Retrieved 17 June 2019.
  86. ^ Schor, David (14 January 2019). "Samsung Discloses Exynos M4 Changes, Upgrades Support for ARMv8.2, Rearranges The Back-End". WikiChip Fuse. Retrieved 17 June 2019.
  87. ^ Frumusanu, Andrei. "ISCA 2020: Evolution of the Samsung Exynos CPU Microarchitecture". anandtech.com. Retrieved 24 January 2021.
  88. ^ Fujitsu High Performance CPU for the Post-K Computer (PDF), 21 July 2018, retrieved 16 September 2019
  89. ^ Arm A64fx and Post-K: Game Changing CPU & Supercomputer for HPC and its Convergence of with Big Data / AI (PDF), 3 April 2019, retrieved 16 September 2019
  90. ^ "Fujitsu Successfully Triples the Power Output of Gallium-Nitride Transistors – Fujitsu Global". fujitsu.com. Retrieved 23 November 2020.
  91. ^ Schor, David (3 May 2019). "Huawei Expands Kunpeng Server CPUs, Plans SMT, SVE For Next Gen". WikiChip Fuse. Retrieved 13 December 2019.