시계 도메인 교차

Clock domain crossing

디지털 전자 설계에서 클럭 영역 교차(CDC), 즉 단순히 클럭 교차하는 것은 동기식 디지털 회로의 신호를 한 클럭 영역에서 다른 클럭 영역으로 통과시키는 것이다. 신호가 충분히 길지 않고 등록되지 않은 경우, 수신 클럭 경계에서 비동기적으로 나타날 수 있다.[1]

동기식 시스템은 클럭 신호를 생성하는 단일 전자 오실레이터와 그 클럭 영역, 즉 그 오실레이터로부터의 신호에 의해 직접 클럭되는 메모리 소자와 그러한 메모리 소자의 출력에 부착된 결합 논리로 구성된다.

빛의 속도 지연, 타이밍 스큐 등으로 인해 이러한 동기식 시스템에서 클럭 영역의 크기는 클럭의 주파수에 반비례한다.[2] 초기 컴퓨터에서는 일반적으로 모든 디지털 논리가 단일 시계 도메인에서 실행되었다. 전송 라인 손실과 왜곡으로 인해 표준 PCB 트레이스(시계 신호는 동기식 디지털 시스템에서 가장 높은 주파수)에서 66MHz 이상의 디지털 신호를 전송하기 어렵기 때문에, 그 속도보다 빠르게 실행되는 CPU는 반드시 위상 잠금 루프(PL) 또는 기타 온칩 오실레이터를 가진 단일 칩 CPU로, 고속을 유지한다.온칩 신호 처음에 각 CPU 칩은 자체적인 단일 클럭 도메인에서 실행되었고, 컴퓨터의 나머지 디지털 로직은 또 다른 느린 클럭 도메인에서 실행되었다. 몇몇 현대적인 CPU는 매우 빠른 시계를 가지고 있어서 설계자들은 하나의 CPU 칩에 여러 개의 다른 클럭 도메인을 만들도록 강요 받는다.[when?][which?]

다른 클럭 영역에는 다른 주파수, 다른 페이즈(클럭 지연 시간 또는 다른 클럭 소스로 인한) 또는 둘 다의 클럭이 있다.[3] 어느 쪽이든 두 도메인에서 시계 가장자리 사이의 관계는 신뢰할 수 없다.

단일 비트 신호를 더 높은 주파수를 가진 클럭 도메인에 동기화하는 것은 소스 도메인이 클럭하는 플립플롭을 통해 신호를 등록함으로써 달성될 수 있으며, 따라서 더 높은 주파수 클럭이 적용된 대상 도메인에서 감지될 수 있을 만큼 충분히 오랫동안 신호를 유지한다.

CDC Metastability 문제는 비동기 클럭 도메인 간에 발생할 수 있다. 이는 동기 클럭 도메인과 비동기 클럭 도메인 간에 발생할 수 있는 도메인 교차 Metastability를 재설정하는 것과는 대조적이다.[4] 대상 클럭 도메인의 CDC 전이성 문제를 방지하기 위해 대상 도메인에 최소 2단계 이상의 재동기화 플립플롭이 포함되어 있다. 느린 주파수로 클럭 영역으로 가로지르는 단일 비트 신호를 동기화하는 것은 더 번거롭다. 이를 위해서는 일반적으로 각 클럭 도메인에 대상 도메인에서 소스 도메인에 이르는 피드백 형식을 가진 레지스터가 필요하며, 이는 신호가 감지되었음을 나타낸다.[5] 다른 잠재적 시계 영역 교차 설계 오류에는 결함 및 데이터 손실이 포함된다.[6]

경우에 따라 클럭 게이팅은 "낮은" 도메인이 1초에서 다음 초로 바뀌는 두 개의 클럭 도메인을 만들 수 있다.

참고 항목

참조

  1. ^ Parker, Roy H. (2004-06-02). "Caution: Clock Crossing – A prescription for uncontaminated data across clock domains". Chip Design Magazine – Tools, Technologies & Methodologies. No. 5. Extension Media, Inc. Article 32. Archived from the original on 2019-03-27.
  2. ^ Seitz, Charles L. (December 1979) [1978-07-23]. "Chapter 7: System Timing" (PDF). In Mead, Carver; Conway, Lynn (eds.). Introduction to VLSI Design (1 ed.). Addison Wesley. ISBN 0-20104358-0. ISBN 978-0-20104358-7. Archived (PDF) from the original on 2020-06-19. Retrieved 2020-08-06. (46페이지) (NB. Cf. 등시 영역)
  3. ^ Asic World: 두 개의 클럭 도메인 인터페이스
  4. ^ BTV: 도메인 교차 사인 오프 기본 설정
  5. ^ 스타인, 마이크는(2003-07-24)."디지털 설계가 더욱 세련된 되는 동기 세계에서 –은 심연:비동기 신호를 건너는 것, 다중 클록 회로의 신뢰할 수 있게 서로 의사 소통을 하야 한다"(PDF). EDN. 패러다임 웍스 매사추세츠 주, 미국.를 대신하여 서명함. 59–60, 62,64,66, 68–69.그 2020-08-06에 원래에서Archived(PDF).. 2020-08-06 Retrieved(7페이지)
  6. ^ SemiEngineering: CDC(Clock Domain Crossing)

추가 읽기