UltraSPARC III

UltraSPARC III
UltraSPARC IIi와 혼동하지 마십시오.
UltraSPARC III
KL SUN UltraSparc 3.jpg
Sun UltraSPARC III
일반 정보
설계자Sun Microsystems
성능
최대 CPU 클럭 속도600MHz~900MHz
아키텍처 및 분류
명령 집합SPARC V9
물리 사양
코어
  • 1
역사
전임자UltraSPARC II
후계자UltraSPARC IV

UltraSPARC III(코드명 'Cheetah')는 Sun Microsystems가 개발하고 Texas Instruments가 제조한SPARC V9 명령 집합 아키텍처(ISA)를 구현하는 마이크로프로세서입니다.2001년에 도입되어 600~900MHz로 동작합니다.그것은 2004년에 UltraSPARC IV에 의해 계승되었다.게리 라우터바흐는 수석 건축가였다.

역사

97년 마이크로프로세서 포럼에서 발표되었을 때 UltraSPARC III의 도입 예정일은 1999년으로 Digital Equipment Corporation의 Alpha 21264 및 인텔의 Itanium(Merced)과 경쟁하고 있었습니다.이것은 2001년까지 지연되었기 때문에 해당되지 않았다.늦었지만 멀티프로세서 기능을 인정받아 Microprocessor Report로부터 2001년 Analyst's Choice Award for Best Server/Workstation Processor 상을 수상했습니다.

묘사

UltraSPARC III는 순서대로 탑재된 슈퍼스칼라 마이크로프로세서입니다.UltraSPARC III는 공유 메모리 멀티프로세싱 성능을 위해 설계되었으며, 이 목표를 달성하기 위한 몇 가지 기능을 갖추고 있습니다.즉, 통합 메모리 컨트롤러와 전용 멀티프로세싱 버스입니다.

명령 캐시에서 사이클당 최대 4개의 명령을 가져옵니다.디코딩된 명령은 한 번에 최대 6개까지 디스패치 유닛으로 전송됩니다.디스패치 유닛은 오퍼랜드와 자원의 가용성에 따라 적절한 실행 유닛에 지시를 발행합니다.실행 리소스는 2개의 산술 로직 유닛(ALU), 로드 앤 스토어 유닛 및 2개의 부동소수점 유닛으로 구성됩니다.ALU 중 하나는 단순한 정수 명령과 부하만 실행할 수 있습니다.두 부동소수점 단위도 동일하지 않습니다.하나는 덧셈, 다른 하나는 곱셈, 나누기, 제곱근과 같은 간단한 명령만 실행할 수 있습니다.

캐시

UltraSPARC III에는 프라이머리 명령과 데이터 캐시가 분할되어 있습니다.명령 캐시의 용량은 32KB입니다.데이터 캐시의 용량은 64KB이며 32바이트 캐시 라인과 4방향 세트 관련지어져 있습니다.외부 L2 캐시의 최대 용량은 8MB입니다.최대 200MHz로 동작하는 전용 256비트 버스를 통해 액세스하며 최대 대역폭은 6.4GB/s입니다.캐시는 최대 200MHz의 주파수로 클럭된 동기식 스태틱랜덤 액세스메모리를 구축합니다.L2 캐시 태그는 마이크로프로세서의 클럭 주파수로 클럭킹할 수 있도록 다이 위에 배치되어 있습니다.이를 통해 캐시 태그에 액세스하기 위한 대역폭이 증가하여 UltraSPARC는 더 높은 클럭 주파수로 쉽게 확장할 수 있습니다.캐시 태그에 대한 대역폭 증가의 일부는 UltraSPARC III가 사용하도록 설계된 멀티프로세서시스템에서 필요한 캐시 일관성 트래픽에 의해 사용됩니다.L2 캐시의 최대 용량은 8MB이므로 L2 캐시 태그의 크기는 90KB입니다.

외부 인터페이스

외부 인터페이스는 128비트 데이터 버스와 150MHz로 동작하는43비트 주소 버스로 구성됩니다.데이터 버스는 메모리에 액세스하는 데 사용되는 것이 아니라 다른 마이크로프로세서 및 공유 I/O 장치의 메모리에 사용됩니다.

메모리 컨트롤러

UltraSPARC에는 메모리 컨트롤러가 내장되어 있으며 150MHz로 동작하는 전용 128비트 버스를 구현하여 최대 4GB의 "로컬" 메모리에 액세스합니다.내장 메모리 컨트롤러는 비용 절감을 위해 이 기능을 사용하는 다른 UltraSPARC 마이크로프로세서와는 달리 지연을 줄이고 성능을 향상시키기 위해 사용됩니다.

물리적.

시제품 UltraSPARC III 다이

UltraSPARC III는 1,600만개의 트랜지스터로 구성되었으며, 이 중 75%는 캐시와 태그에 포함되어 있습니다.Texas Instruments는 처음에 C07a 공정에서 0.18μm 피처 사이즈와 6레벨의 알루미늄 인터커넥트를 가진 보완 금속 산화물 반도체(CMOS) 공정으로 제작했습니다.2001년에는 알루미늄 인터커넥트를 사용한 0.13μm 공정으로 제작되었습니다.이를 통해 750~900MHz에서 동작할 수 있게 되었습니다.다이는 제어된 접힘 칩 연결 방법을 사용하여 패키징되며, Sun 마이크로프로세서로는 처음입니다.이와 같이 접합된 대부분의 다른 마이크로프로세서와는 달리 납땜 범프의 대부분은 다이 전체에 분산되지 않고 주변 링에 배치됩니다.1368 패드의 랜드 그리드 어레이(LGA) 패키지로 패키지화되어 있습니다.

UltraSPARC III Cu

코드명 "Cheetah+"로 명명된 UltraSPARC III Cu는 1002~1200MHz의 더 높은 클럭 주파수로 작동하던 원래의 UltraSPARC III를 더욱 발전시킨 것입니다.다이 크기는 232mm이며2 Texas Instruments가 0.13μm, 7층 구리 금속화 CMOS 공정으로 제작했습니다.그것은 1,368 패드의 세라믹 LGA 패키지로 포장되었다.

UltraSPARC IIIi

UltraSPARC IIIi(코드명 'Jalapeno')는 2003년에 도입된 워크스테이션 및 로우엔드(1~4 프로세서) 서버용 UltraSPARC III의 파생 모델입니다.1064~1593MHz로 동작하며, 온다이 L2 캐시와 내장 메모리 컨트롤러를 갖추고 있으며, 기능에 최적화된 글루리스 시스템 버스를 통해 4방향 멀티프로세싱이 가능합니다.8750만 개의 트랜지스터를 포함하고 있으며 178.5mm의2 다이(die)를 가지고 있습니다.Texas Instruments가 저k 유전체를 사용하여 0.13μm, 7층 금속(구리) CMOS 공정으로 제작했습니다.

UltraSPARC IIIi에는 마이크로프로세서 클럭 주파수의 절반으로 동작하는 통합형 1MB L2 캐시가 있습니다.따라서 6사이클의 지연과 2사이클의 throughput이 있습니다.지연 시간을 사용하는 로드는 15 사이클입니다.태그 스토어는 패리티에 의해 보호되고 데이터는 ECC에 의해 보호됩니다.64 바이트 캐시 라인마다 36개의 ECC 비트가 있어 1비트 오류를 수정하고 4비트 내의 오류를 검출할 수 있습니다.캐시는 4방향 set-associative이며 회선 사이즈는 64바이트이며 물리적으로 인덱스와 태그가 지정됩니다.2.76μm2 SRAM 셀을 사용하며 6300만 개의 트랜지스터로 구성됩니다.

온다이 메모리 컨트롤러는 256MB~16GB의 133MHz DDR-I SDRAM을 지원합니다.메모리는 137비트 메모리버스를 통해 액세스 됩니다.이 중 128비트는 데이터용, 9비트는 ECC용입니다.메모리 버스의 최대 대역폭은 4.2GB/s입니다.마이크로프로세서는 4방향 멀티프로세서를 지원하도록 설계되어 있습니다.Jbus는 최대 4개의 마이크로프로세서를 연결하는 데 사용됩니다.128비트 주소 및 데이터 다중 버스이며 마이크로프로세서 클럭 주파수의 1/2 또는 1/3로 작동합니다.

UltraSPARC IIIi+

코드명 「세라노」로 불리는 UltraSPARC IIIi+는, UltraSPARC IIIi를 한층 더 발전시킨 것입니다.2005년 하반기에 도입될 예정이었으나 같은 해 UltraSPARC IV+, UltraSPARC T1, UltraSPARC T2를 위해 취소되었다.그것의 취소는 2006년 8월 31일까지 알려지지 않았다.2GHz 범위에서 클럭 주파수가 높아지고, 더 큰(4MB) 온다이 L2 캐시, DDR-333 SDRAM 지원 및 새로운 90nm 프로세스가 개선되었습니다.

후계자

UltraSPARC III 패밀리 또는 프로세서는 UltraSPARC IV 시리즈로 계승되었습니다.

UltraSPARC IV는 2개의 UltraSPARC III 코어를 하나의 실리콘 조각에 결합하여 클럭 속도를 높였습니다.CPU의 패키징은 거의 동일했습니다.단일 핀의 차이점, 보드 제조 및 시스템 설계를 심플화했습니다.UltraSPARC III 프로세서를 사용한 일부 시스템에서는 UltraSPARC IV CPU 보드 [citation needed]업그레이드가 가능합니다.

레퍼런스

「 」를 참조해 주세요.