슈퍼 SPARC
SuperSPARC SuperSPARC 마이크로프로세서 | |
| 일반 정보 | |
|---|---|
| 개시. | 1992 |
| 단종 | 1995 |
| 설계자 | Sun Microsystems |
| 공통 제조원 | |
| 성능 | |
| 최대 CPU 클럭 속도 | 33MHz~90MHz |
| 캐시 | |
| L2 캐시 | 없음, 1MB, 2MB |
| 아키텍처 및 분류 | |
| 명령 집합 | SPARC V8 |
| 물리 사양 | |
| 트랜지스터 |
|
| 코어 |
|
SuperSPARC는 Sun Microsystems가 개발한SPARC V8 명령 집합 아키텍처(ISA)를 구현하는 마이크로프로세서입니다.33MHz 및 40MHz 버전은 1992년에 도입되었습니다.SuperSPARC에는 310만 개의 트랜지스터가 포함되어 있습니다.TI(Texas Instruments)가 일본 미호에서 0.8마이크로미터[1] 트리플 메탈 [2]BiCMOS 공정으로 제작했습니다.
SuperSPARC에는 SuperSPARC+와 SuperSPARC-II의 두 가지 파생 모델이 있습니다.SuperSPARC+는 SuperSPARC의 클럭 주파수와 성능을 제한한 설계상의 결함을 수정하기 위해 개발되었습니다.1994년에 도입된 SuperSPARC-II는 데스크톱 시스템에서 마이크로프로세서가 85MHz, 더 중냉식 SPARCserver-1000E에서 90MHz에 도달할 수 있도록 개선된 주요 리비전입니다.
SuperSPARC CPU 모듈은 SPARCstation 10과 SPARCstation 20 모두에서 사용됩니다.
SuperSPARC-II는 1995년에 64비트 SPARC V9 ISA를 구현한 64비트 UltraSPARC로 대체되었습니다.
모델
SuperSPARC(바이킹)
| 모델 | CPU | L2 캐시 | 클럭 속도 | 버스 속도 | 메모들 |
|---|---|---|---|---|---|
| SM20 | 1 CPU | 없음. | 33 MHz | 33 MHz | |
| SM21 | 1 CPU | 1 MB | 33 MHz | 33 MHz | 초기 SPARCserver-2000 시스템에서만 동작 |
| SM30 | 1 CPU | 없음. | 36 MHz | 36 MHz | |
| SM40 | 1 CPU | 없음. | 40 MHz | 40 MHz | |
| SM41 | 1 CPU | 1 MB | 40.3MHz | 40 MHz | |
| SM50 | 1 CPU | 없음. | 50 MHz | 50 MHz | |
| SM51 | 1 CPU | 1 MB | 50 MHz | 40 MHz | |
| SM51-2 | 1 CPU | 2 MB | 50 MHz | 40 MHz | |
| SM52 | 2 CPU | 1 MB | 45 MHz | 40 MHz | |
| SM52X | 2 CPU | 1 MB | 50 MHz | 40 MHz | |
| SM61 | 1 CPU | 1 MB | 60 MHz | 50/55 MHz | |
| SM61-2 | 1 CPU | 2 MB | 60 MHz | 50/55 MHz |
SuperSPARC II(Voyager)
| 모델 | CPU | L2 캐시 | 클럭 속도 | 버스 속도 | 메모들 |
|---|---|---|---|---|---|
| SM71 | 1 CPU | 1 MB | 75MHz | 50 MHz | |
| SM81 | 1 CPU | 1 MB | 85MHz | 50 MHz | |
| SM81-2 | 1 CPU | 2 MB | 85MHz | 50/55 MHz | |
| SM91-2 | 1 CPU | 2 MB | 90MHz | 50 MHz |
- 다이 포토
TI SuperSPARC I
Sun SuperSPARC II
「 」를 참조해 주세요.
레퍼런스
- "Sun Station 3용 TI SuperSPARC는 생산 중"(1992년 5월 11일).전자 뉴스
- DeTar, Jim(1994년 10월 10일)."Sun은 SuperSPARC-II를 UltraSPARC V9 브릿지로 설정합니다."전자 뉴스
