조엘 에머

Joel Emer
조엘 에머
Joel Emer 2003.jpg
태어난
미국 시카고
국적미국인의
모교퍼듀 대학교
일리노이 대학교 어바나 샴페인
로 알려져 있다.프로세서 평가에 대한 정량적 접근법, 마이크로 아키텍처, Asim 시뮬레이터에 대한 기여
수상Eckert-Mauchly Award, IEEE 펠로우, ACM 펠로우
과학 경력
기관현재 Nvidia 및 MIT CSAIL(이전의 Intel, Compaq 및 Digital Equipment Corporation)
박사학위 자문위원에드워드 S.데이비드슨

조엘 S. 에머(Joel S. Emer, 1954년 3월 2일 출생)[1]는 컴퓨터 성능 분석 기법의 선구자, 마이크로프로세서 설계자다.현재 엔비디아에서 [2]연구원으로, MIT에서 실무 교수로 재직하고 있으며, 이전에는 인텔 펠로였다.[3]그는 컴퓨터 및 디지털 시스템 아키텍처에 기여한 공로로 ACM/IEEE 공동상인 [4]Eckert-Mauchly Award의 2009년 수상자였습니다.

에머는 일리노이 대학교 어바나 샴페인의 지도 아래 일리노이 대학에서 박사학위를 받았다.에드워드 S. 데이비드슨.졸업 직후 첫 직장은 디지털기기공사에서 일하면서 처음에는 VAX 성능평가, 그 다음에는 알파 성능평가로 일했다.그의 수행평가 작업의 결과, 그는 컴퓨터 아키텍처에 대한 양적 접근법의 선구자가 되었다.다양한 성능 분석 기법의 개발 및 적용과 연계하여 다양한 VAX와 알파 설계에 접목된 다양한 연구 및 선진 개발 아이디어를 기고하였다.

그는 공동저자인 더글러스 W. 클라크와 함께 제11회 컴퓨터 아키텍처 국제 심포지엄에서 발표된 프로세서 아키텍처의 정량적 분석에 관한 정량적 논문으로 잘 알려져 있다.[5]이 논문은 또한 VAX-11/780의 성능이 DEC가 이전에 주장했던 1 MIPS가 아닌 0.5 MIPS라는 결과를 담고 있다.그 결과는 클라크가 명령당 사이클(CPI), 빈도 및 컴퓨터 성능에 대한 명령의 수와 관련된 프로세서 성능의 철칙이라고 부르는 것을 대중화하는 데 도움이 되었다.

에머는 동시 멀티스레딩(SMT),[6] 스토어 세트를 통한 메모리 의존성 예측, 소프트 에러 분석에도 기여했으며, 아심 시뮬레이터 개발을 주도했다.

2020년에 Emer는 컴퓨터 아키텍처의 정량적 분석과 상업용 마이크로프로세서의 아키텍처 혁신에 대한 그것의 적용을 위해 미국 공학 아카데미의 회원으로 선출되었다.

참조

  1. ^ "Intel Fellow - Joel S. Emer". Retrieved 20 March 2016.
  2. ^ "Joel Emer". nvidia.
  3. ^ "Joel Emer". MIT.
  4. ^ "ACM, IEEE-CS Honor Processor Architect Who Bridged Industry-Academic Divide". 14 April 2009. Archived from the original on 30 December 2010.
  5. ^ VAX-1 l/780, Joel S의 프로세서 성능 특성에머, 더글러스 W. 클라크, 1984년, 리에
  6. ^ "Multithreading -- Mark Smotherman". Retrieved 20 March 2016.
메모들
  • Emer, Joel S.; Clark, Douglas W. (1984). "A characterization of processor performance in the VAX-11/780". Proceedings of the 11th Annual International Symposium on Computer Architecture. pp. 301–310.