PA-7100
PA-7100
PA-7100은 PA-RISC 1.1 명령 집합 아키텍처(ISA)를 구현한 HP(Hewlett-Packard)가 개발한 마이크로프로세서다.그것은 PCX-T로도 알려져 있고 코드명 썬더버드로도 알려져 있다.1992년 초에 도입되었으며, PA-RISC 마이크로프로세서가 최초로 부동 소수점 단위(FPU)를 통합하였다.33 - 100 MHz에서 운용되었으며, 주로 워크스테이션 및 서버 시장에서 DEC(Digital Equipment Corporation) 알파 21064와 경쟁하였다.PA-7100 사용자는 HP 9000 워크스테이션의 HP와 Continuum 내결함성 서버의 Stratus Computer였다.
그것은 마이크로프로세서와 FPU로 구성된 이전의 PA-RISC 구현인 PA-7000(PCX-S) 칩 세트를 기반으로 했다.PA-7100은 850,000개의 트랜지스터를 포함하고 있으며 면적 204.49mm²의 경우 14.3 x 14.3mm이다.그것은 HP에 의해 그들의 CMOS26B 공정에서 0.8 μm 보완 금속-산화물-반도체(CMOS) 공정으로 제조되었다.PA-7100은 구리-텅스텐 열 확산기가 있는 504핀 세라믹 핀 그리드 어레이로 포장되어 있다.
개선된 PA-7100인 PA-71150은 1994년에 도입되었다.회로 설계가 개선되어 125 MHz에서 작동했다.그것은 PA-7100과 같은 CMOS26B 공정으로 제작되었다.
두 마이크로프로세서는 모두 HP의 오레곤 주 코발리스와 콜로라도 주 포트 콜린스 제조 공장에서 제작되었다.[1]
PA-7100LC와 PA-7200 마이크로프로세서 또한 PA-7100을 기반으로 했다.[2][3]
메모들
참조
- "PA-7100 PA-RISC Processor". OpenPA.net.
- Asprey, T.; Averill, G.S.; DeLano, E.; Mason, R.; Weiner, B.; Yetter, J. (June 1993). "Performance features of the PA7100 microprocessor". IEEE Micro. 13 (3): 22–35. doi:10.1109/40.216746. S2CID 27900483.
- Chan, K.K.; Hay, C.C.; Keller, J.R.; Kurpanek, G.P.; Schumacher, F.X.; Zheng, J. (February 1996). "Design of the HP PA 7200 CPU" (PDF). Hewlett-Packard Journal. 47 (1): 25–33. CiteSeerX 10.1.1.301.5229.
- DeLano, E.; Walker, W.; Yetter, J.; Forsyth, M. (1992). "A high speed superscalar PA-RISC processor". Proceedings of Compcon Spring 1992. IEEE. pp. 116–121. doi:10.1109/CMPCON.1992.186696. ISBN 0-8186-2655-0. S2CID 21611475.
- DeTar, Jim (20 December 1993). "HP spins PA-RISC architecture; part of five-year roadmap". Electronic News.
- Gwennap, Linley (7 March 1994). "PA-7200 Enables Inexpensive MP Systems" (PDF). Microprocessor Report.
- Heikes, C. (1994). "A 4.5 mm2 multiplier array for a 200 MFLOP pipelined coprocessor". Proceedings of IEEE International Solid-State Circuits Conference — ISSCC '94. IEEE. pp. 290–1. doi:10.1109/ISSCC.1994.344637. ISBN 0-7803-1844-7. S2CID 56561424.
- Yetter, J.; Miller, B.; Jaffe, W.; DeLano, E. (1992). "A 100 MHz superscalar PA-RISC CPU/coprocessor chip". 1992 Symposium on VLSI Circuits Digest of Technical Papers. IEEE. pp. 12–13. doi:10.1109/VLSIC.1992.229260. ISBN 0-7803-0701-1. S2CID 60632513.
