통합 패시브 장치

Integrated passive devices

통합 패시브 디바이스(IPD) 또는 통합 패시브 구성 요소(IPC) 또는 내장 패시브 구성 요소는 저항기(R), 캐패시터(C), 인덕터/코일/초크, 마이크로스트라이슬린, 임피던스 매칭 요소, 발룬 또는 이들의 조합이 동일한 패키지 또는 동일한 기질에 통합되는 전자 구성 요소다.때로는 통합형 패시브도 임베디드 패시브라고 부를 수 있는데,[1][2] 여전히 통합형 패시브와 임베디드 패시브 간의 차이는 기술적으로 불분명하다.[3][4]두 경우 모두 유전층 사이 또는 동일한 기질에 전달이 실현된다.null

IPD의 초기 형태는 저항기, 캐패시터, 저항기-캐패시터(RC) 또는 저항기-캐패시터-코일/인덕터(RCL) 네트워크다.패시브 트랜스포머는 또한 얇은 유전체 층으로 분리된 두 개의 코일을 서로 위로 올려놓음으로써 통합형 패시브 디바이스로 실현될 수 있다.간혹 기질이 실리콘이거나 갈륨 비소화질(GaAs)과 같은 일부 다른 반도체인 경우, 다이오드(PN, PIN, 제너 등)를 통합형 패시브와 같은 기질에 통합할 수 있다.[5][6]null

IPD(IPD) 세라믹 기판 상의 LC, RC 등의 통합 네트워크를 기반으로 하는 Bandpass, Lowpass, HighPass 및 기타 조합을 위한 단일 SMT 칩 솔루션
이산화규소를 두껍게 코팅한 저항성이 높은 실리콘 기질에 대한 통합 패시브(저항기 및 캐패시터)
통합 패시브 기질에서 아래로 향하면서 액티브 IC가 플립되어 2D 통합이 가능
유리 기판의 RF IPD 발룬 예

통합 패시브 장치는 전자 시스템 어셈블리에 활성 집적 회로 또는 기타 IPD를 사용하여 3차원(3D)에 포장하거나, 맨 다이/칩을 맨 다이나 칩 위에 쌓을 수 있다(다른 맨 다이/칩 위에 조립할 수 있다.통합형 패시브 패키지는 전자 포장에 사용되는 SIL(Standard In Line), SIP 또는 기타 패키지(DIL, DIP, QFN, 칩 스케일 패키지/CSP, 웨이퍼 레벨 패키지/WLP 등)이다.통합형 패시브는 모듈 기질 역할도 할 수 있으므로 하이브리드 모듈, 멀티칩 모듈 또는 칩렛 모듈/이행의 일부가 된다.[7]null

IPD의 기질은 세라믹(알루미늄/알루미나), 레이어드 세라믹(저온 공동 화력 세라믹/LTCC, 고온 공동 화력 세라믹/HTCC),[8] 유리,[9] 그리고 이산화 규소와 같은 일부 유전층으로 코팅된 실리콘과 같이 견고할 수 있다.기질은 또한 라미네이트처럼 유연할 수 있다. 예: 패키지 인터포저(활성 인터포저), FR4 또는 유사한 것, Kapton 또는 기타 적합한 폴리이미드.기판과 IPD의 성능에 대한 가능한 패키지의 효과를 무시하거나 알 수 있다면 전자 시스템 설계에 이롭다.null

사용되는 IPD의 제조에는 두껍고[12] 얇은 필름[13] 기술과 다양한 집적회로 처리 단계 또는 변형(알루미늄이나 구리보다 두껍거나 다른 금속과 같은)이 포함된다.통합형 패시브는 표준 구성품/부품 또는 사용자 정의 설계(특정 애플리케이션용) 장치로 사용할 수 있다.null

통합 패시브 장치는 주로 표준 부품 또는 맞춤 설계로 사용된다.

  • 전자 시스템에 조립할 부품의 수를 줄여 필요한 물류를 최소화해야 한다.
  • 의료용(보조장치), 웨어러블(신뢰성, 지능형 링, 웨어러블 심장박동 모니터), 휴대용(휴대폰, 태블릿 등)과 같은 전자제품을 소형화(면적 및 높이)해야 한다.스트립플린, 발롱 등은 박막 기술을 사용할 경우 시스템의 무선 주파수(RF) 부분에서 공차가 작은 IPD로 소형화할 수 있다.IPD 칩은 궁극적인 소형화가 목표라면 액티브 또는 기타 통합 패시브 칩으로 쌓을 수 있다.
  • 예를 들어 우주, 항공우주 또는 무인항공기(드론 같은 UAV) 애플리케이션에서 전자 조립품의 무게를 줄일 필요가 있다.
  • 몇 개의 나노프라드(1nF) 캐패시터와 같은 값을 가진 수많은 패시브가 필요한 전자 설계.이는 입력/출력 카운트가 높은 집적회로(IC)가 필요/사용되는 구현에서 발생할 수 있다.많은 고속 신호나 전원 공급 라인은 콘덴서에 의해 안정화가 필요할 수 있다.디지털 구현의 출현으로 디지털 병렬 회선(4-, 8-, 16-, 32-, 64-bit 등)을 사용하고, 구현 시 커패시터 섬으로 이어지는 모든 신호 회선의 안정화를 초래한다.이를 소형화하면 통합 캐패시터 네트워크 또는 캐패시터 어레이를 사용할 수 있다.그것들은 또한 BGA나 CSP(칩 스케일 패키지) 기질 또는 패키지의 인터포저와 같은 통합 회로 패키지의 일부(임베디드)로 구현될 수 있다.
  • 인터페이스에 입력/출력 핀 카운트 커넥터가 높은 설계와 같은 수많은 전자파 간섭(EMI) 또는 정전기 방전(ESD) 억제 기능이 필요한 전자 설계EMI 또는 ESD 억제는 일반적으로 RC 또는 R(C)-다이오드 네트워크를 통해 실현된다.
  • CMOS와 같은 통합 회로 기술에서 능동 요소(변환기 등)와 통합된 단일 회로 기술에서 사용할 수 있는 수동 요소의 성능 한계(코일의 Q 인자 등) 및 값(대형 캐패시턴스 값 등)전자제품 조립품의 크기(면적 또는 두께) 및/또는 중량을 최소화해야 하고 표준 부품을 사용할 수 없는 경우, 사용자 지정 IPD가 전자제품의 최소 부품 수, 소형 크기 또는 중량을 위한 유일한 옵션일 수 있다.
  • 서로 다른 기술(단일화, 포장, 전자 및 광학/광학/광학, 표면 장착 기술 및 집적 회로 등) 간의 인터페이스를 최소화해야 할 경우 신뢰성 향상
  • 예를 들어, 빠르고 매우 정밀한 필터링(R(L)C 등)에 대한 중요한 요구가 있고 SMD 이산 부품 기반 솔루션이 충분히 빠르지 않거나 충분히 예측이 불가능한 경우, 일부 애플리케이션의 타이밍.

그러나 표준 통합형 또는 이산형 암호와 비교한 사용자 지정 IPD의 문제는 어셈블리의 가용성 시간 및 때로는 성능이다.통합형 패시브 높은 캐패시턴스 또는 필요한 공차를 가진 저항값의 제조 기술에 따라 충족하기 어려울 수 있다.또한 코일/인덕터의 Q 값은 구현 시 사용할 수 있는 금속의 두께에 의해 제한될 수 있다.그러나 새로운 재료와 원자층 증착(ALD)과 같은 개선된 제조 기법 및 대형 기판에 있는 두꺼운 금속 합금의 제조와 제어를 이해하면 캐패시턴스 밀도와 코일/인덕터의 Q 값이 개선된다.[15]

따라서 프로토타이핑과 중소규모 생산 단계에서 표준 부품/패시브는 많은 경우에 가장 빨리 실현되는 방법이다.맞춤형 설계 패시브는 제품의 출시 시간 및 비용 목표를 충족할 수 있는 경우 대량 제조 시 신중한 기술 및 경제 분석 후 사용하는 것으로 간주할 수 있다.따라서 통합 패시브 디바이스는 크기를 줄이고, 공차를 개선하며, 시스템 마더보드의 조립 기법(SMT, 표면 탑재 기술 등)의 정확성을 향상시키고, 분리/분리 패시브 디바이스의 비용을 향상시킴으로써 기술적으로나 경제적으로 지속적으로 어려움을 겪게 된다.이산형 및 통합형 패시브 앞으로 나아가는 것은 기술적으로 서로를 보완할 것이다.새로운 재료와 조립 기법의 개발과 이해는 통합형 및 이산형 패시브 장치 모두의 핵심 요소다.null

실리콘 기질에 대한 IPD

실리콘 기판 위의 IPD는 일반적으로 박막 및 광석학 처리와 같은 표준 웨이퍼 제작 기술을 사용하여 제작된다.반도체 실리콘 고저항 실리콘 기질로 인한 기생충 효과를 피하기 위해 통합형 패시브에 일반적으로 사용된다.실리콘의 IPD는 플립 칩 장착 가능 부품 또는 와이어 결합 가능 부품으로 설계될 수 있다.그러나 IPD 기술은 능동적 집적회로(IC) 기술과 기술적으로 차별화하기 위해 더 두꺼운 금속(인덕터의 높은 Q 값에 대해) 또는 다른 저항성(SiCr과 같은) 층, 더 얇거나 다른 더 높은 K(더 높은 유전 상수) 유전층(실리콘 이산화물이나 질화 실리콘 대신 PZT와 같은)을 사용할 수 있다.r 캐패시턴스 밀도는 일반적인 IC 기술보다 높다.null

실리콘의 IPD는 필요 시 두께가 100µm 미만으로 연마할 수 있으며 많은 포장 옵션(마이크로범핑, 와이어 본딩, 구리 패드)과 배송 모드 옵션(웨이퍼, 베어 다이, 테이프 및 릴)을 사용할 수 있다.null

통합 패시브 장치 대 이산 표면 장착 장치(SMD)

실리콘의 3D 패시브 통합은 통합 패시브 소자(IPD) 제조에 사용되는 기술 중 하나로 고밀도 트렌치 캐패시터, 금속-인슐레이터(MIM) 캐패시터, 저항기, 하이큐 인덕터, PIN, 쇼트키 또는 제너 다이오드를 실리콘에 구현할 수 있다.실리콘에 대한 IPD의 설계 시간은 설계의 복잡성에 따라 달라지지만, 애플리케이션별 집적회로(ASIC) 또는 집적회로에 사용되는 것과 동일한 설계도구와 환경을 사용하여 설계할 수 있다.일부 IPD 공급업체는 System in Package(SiP) 모듈 제조업체 또는 시스템 하우스가 특정 애플리케이션 요구사항을 충족하는 자체 IPD를 설계할 수 있도록 전체 설계 키트 지원을 제공한다.null

전자 시스템 어셈블리에서 이력 및 IPD 역할

초기 제어 시스템 설계에서 구성요소의 가치가 동일하면 설계가 쉽고 빨라진다는 것이 밝혀졌다.[16]값이 같거나 가능한 분포가 가장 적은 수동적 요소를 구현하는 한 가지 방법은 서로 가까운 동일한 기질에 배치하는 것이다.null

초기 통합형 패시브 디바이스의 형태는 1960년대 비세이 인터테크놀로지에 의해 4~8개의 저항기가 단일 인라인 패키지(SIP) 형태로 패키징되던 저항기 네트워크였다.DIL, DIP 등과 같은 많은 다른 유형의 패키지.패키징 통합 회로에 사용되는 맞춤형 패키지도 통합 패시브 장치에 사용된다.단일 통합이 진행되었음에도 불구하고 저항기, 콘덴서, 저항기 콘덴서 네트워크는 여전히 시스템에서 널리 사용되고 있다.null

오늘날 휴대용 전자 시스템에는 약 2-40개의 이산형 패시브 장치/통합 회로 또는 모듈이 포함된다.[17]이는 모노리틱이나 모듈 통합이 시스템 실현에 패시브 컴포넌트를 기반으로 한 모든 기능을 포함할 수 없다는 것을 보여주고 있으며, 물류와 시스템 크기를 최소화하기 위해서는 다양한 기술이 필요하다는 것을 보여준다.이것은 IPD의 응용 영역이다.전자 시스템의 패시브 중 대부분은 일반적으로 콘덴서에 이어 저항기 및 인덕터/코일 수이다.null

임피던스 매칭 회로, 조화 필터, 쿠플러 및 발룬, 파워 콤비너/디비더 등 많은 기능 블록을 IPD 기술로 실현할 수 있다.IPD는 일반적으로 포토리스토그래피 처리와 같은 얇고 두꺼운 필름 및 웨이퍼 제작 기술이나 전형적인 세라믹 기술(LTCC, HTCC)을 사용하여 제작된다.IPD는 플립 칩 장착 가능 또는 와이어 결합 가능 구성 요소로 설계될 수 있다.null

소형, 휴대성, 무선 연결성을 갖춘 어플리케이션에 대한 트렌드는 다양한 구현 기술을 확장하여 패시브 컴포넌트를 실현할 수 있게 되었다.2021년에는 통합된 패시브(단순 패시브 네트워크 및 유리, 실리콘, 알루미나 등 다양한 기판에 대한 패시브 포함) 장치를 제공하는 회사가 전 세계적으로 25 - 30개였다.null

참조

  1. ^ Lu, D.; Wong, C.P. (2017). Materials for Advanced Packaging,2nd edition. Springer, Chapter 13. pp. 537–588. ISBN 978-3-319-45098-8.
  2. ^ Ulrich, R.K.; Scharper, L.W. (2003). Integrated Passive Component Technology. John Wiley & Sons. ISBN 978-0-471-24431-8.
  3. ^ Webster, J.G. (1999). Wiley Encyclopedia on Electrical and Electronics Engineering. John Wiley & Sons. ISBN 9780471346081.
  4. ^ Ulrich, R.K.; Scharper, L.W. (2003). Integrated Passive Component Technology. John Wiley & Sons. ISBN 978-0-471-24431-8.
  5. ^ Lianjun Liu; Shun-Meen Kuo; Abrokwah, J.; Ray, M.; Maurer, D.; Miller, M. (2007). "Compact Harmonic Filter Design and Fabrication Using IPD Technology". IEEE Transactions on Components and Packaging Technologies. 30 (4): 556–562. doi:10.1109/TCAPT.2007.901672. S2CID 47545933.
  6. ^ Kumar (2019). "Design Analysis of Integrated Passive Device-Based Balun Devices With High Selectivity for Mobile Application". IEEE Access. 7: 23169–23176. doi:10.1109/ACCESS.2019.2898513. S2CID 71150524.
  7. ^ Kim, Jinwoo; Murali, Gauthaman; Park, Heechun; Qin, Eric; Kwon, Hyoukjun; Chaitanya, Venkata; Chekuri, Krishna; Dasari, Nihar; Singh, Arvind; Lee, Minah; Torun, Hakki Mert; Roy, Kallol; Swaminathan, Madhavan; Mukhopadhyay, Saibal; Krishna, Tushar; Lim, Sung Kyu (2019). "Architecture, Chip, and Package Co-design Flow for 2.5D IC Design Enabling Heterogeneous IP Reuse". Proceedings of the 56th Annual Design Automation Conference 2019. pp. 1–6. doi:10.1145/3316781.3317775. ISBN 9781450367257. S2CID 163164689.
  8. ^ Bechtold, F. (2009). "A comprehensive overview on today's ceramic substrate technologies". IEEE European Microelectronics and Packaging Conference: 1–12.
  9. ^ Qian, Libo; Sang, Jifei; Xia, Yinshui; Wang, Jian; Zhao, Peiyi (2018). "Investigating on Through Glass Via Based RF Passives for 3-D Integration". IEEE Journal of the Electron Devices Society. 6: 755–759. doi:10.1109/JEDS.2018.2849393. S2CID 49652092.
  10. ^ Moreau, Stephane; Bouchu, David; Balan, Viorel; Berrigo, Anne-Lise Le; Jouve, Amandine; Henrion, Yann; Besset, Carine; Scevola, Daniel; Lhostis, Sandrine; Guyader, Francois; Deloffre, Emilie; Mermoz, Sebastien; Pruvost, Julien (2016). "Mass Transport-Induced Failure of Hybrid Bonding-Based Integration for Advanced Image Sensor Applications". 2016 IEEE 66th Electronic Components and Technology Conference (ECTC). pp. 1958–1963. doi:10.1109/ECTC.2016.27. ISBN 978-1-5090-1204-6. S2CID 9462501.
  11. ^ Lee, Yongtaek; Liu, Kai; Frye, Robert; Kim, Hyuntai; Kim, Gwang; Ahn, Billy (2010). "High rejection low-pass-filter design using integrated passive device technology for Chip-Scale Module Package". 2010 Proceedings 60th Electronic Components and Technology Conference (ECTC). pp. 2025–2030. doi:10.1109/ECTC.2010.5490664. ISBN 978-1-4244-6410-4. S2CID 20275178.
  12. ^ Dziedzic, A.; Nowak, D. (2013). "Thick-Film and LTCC Passive Components for High-Temperature Electronics" (PDF). Radioengineering. 2 (1): 218–226.
  13. ^ Pohjonen, H.; Pienimaa, S. (1999). "Thin film passives in miniaturization of cellular electronics". 19th Capacitor and Resistor Technology Symposium (CARTS). pp. 180–185.
  14. ^ Liu, Kai; Lee, Yongtaek; Kim, Hyuntai; Kim, Gwang; Frye, Robert; Pwint, Hlaing Ma Phoo; Ahn, Billy (2010). "Die thickness effects in RF front-end module stack-die assemblies". 2010 Proceedings 60th Electronic Components and Technology Conference (ECTC). pp. 1556–1561. doi:10.1109/ECTC.2010.5490785. ISBN 978-1-4244-6410-4. S2CID 31395990.
  15. ^ Bylund, Maria; Andersson, Rickard; Krause, Sascha; Saleem, Amin M.; Marknas, Victor; Passalacqua, Elisa; Kabir, M Shafiq; Desmaris, Vincent (2020). "Robustness of carbon nanofiber-based MIM capacitors with ultra-high capacitance density to electrical and thermal stress". 2020 IEEE 70th Electronic Components and Technology Conference (ECTC). pp. 2139–2144. doi:10.1109/ECTC32862.2020.00332. ISBN 978-1-7281-6180-8. S2CID 221086087.
  16. ^ Bennett, AS (1993). A History of Control Engineering 1930-1955. Peter Peregrinus Ltd on behalf of IEE. p. 77. ISBN 0863412807.
  17. ^ Martin, N.; Pohjonen, H. (2006). "System-in-Package (SiP) Modules for Wireless Multiradio". 56th Electronic Components and Technology Conference 2006. p. 1347-1351. doi:10.1109/ECTC.2006.1645831. ISBN 1-4244-0152-6. S2CID 29492116.

외부 링크