재구성 가능한 컴퓨팅 용어집
Glossary of reconfigurable computing |
이것은 전통적인 Von Neumannan 아키텍처와는 반대로 Regulatible Computing과 reconfigurable Computing System 분야에서 사용되는 용어집이다.
- Aggregate On-chip memory
- 다중 FPGA 시스템에 사용할 수 있는 총 온칩 메모리.
- Auto-sequencing memory (ASM)
- 런타임에 데이터 스트림을 생성하기 위해 플로우웨어로 프로그래밍할 데이터 카운터를 포함한 안티 머신 데이터 메모리.
- Bitstream
- FPGA를 구성하는 파일(.bit 확장자 포함) 실행 준비가 되면 비트스트림이 FPGA에 로드된다. 장소와 경로, 장소와 경로 단계의 최종 결과물을 획득한다.
- Common Memory
- 모든 FPGA가 직접 데이터를 전달할 수 있고 FPGA 외부에 있는 다중 FPGA 보드의 메모리를 참조해야 한다.
- Compile/Compilation
- 마이크로프로세서에서 실행되어야 하는 코드 세그먼트/피스. 여기에는 프로세서에서 실행 중인 시뮬레이션/에뮬레이션 실행이 포함될 수 있다. 대안적으로, 이 단어는 합성 과정과 재구성 가능한 장치의 위치 및 경로를 포함하는데 사용될 수 있다.
- Co-compilation
- Configware/Software-Co-Compilation: 소프트웨어/구성웨어 자동 파티셔닝을 포함한 소프트웨어 코드 및 구성웨어 코드를 생성하기 위한 컴파일.
- Configware
- 구성의 원본 프로그램. 구조적인 성격의 Configware는 소프트웨어(절차적 성격의 소유)의 상대적인 것이다.
- Configuration
- 현재 FPGA에 로드된 비트스트림을 참조하십시오. 느슨하게 사용할 경우, 보드나 재구성 가능한 기계를 구성하는 구성품/칩셋을 참조할 수도 있지만, 그렇지 않을 수도 있다.
- Cycle accurate simulation
- FPGA의 시계를 정확히 모방한 시뮬레이션은 클럭의 상승/하강 에지를 기반으로 데이터의 변화를 기록한다.
- Emulation/Simulation
- FPGA 기반 하드웨어 또는 프로세서 기반 시스템 또는 (시뮬레이션의 경우) 컴퓨터에서 ASIC 설계의 동작을 모방하는 프로세스.
- Flowware
- 구성웨어 외에도 데이터 스케줄링에 필요한 두 번째 프로그래밍 소스가 필요했다. 플로우웨어는 데이터 스트림 기반이며, 명령 스트림 기반 소프트웨어와는 대조적이다.
- High Performance Computing (HPC)
- 일련의 마이크로프로세서 또는 (재구성 가능한 HPC)에 기반한 병렬 컴퓨팅: 대규모 런타임과 컴퓨팅 자원으로 특징지어지는 FPGA 또는 rDPA, 알고리즘의 병렬 구현.
- Hybrid
- 이러한 맥락에서 "하이브리드"라는 용어는 절차적(제도적-스트림 기반) 컴퓨팅과 재구성 가능한 컴퓨팅의 공생을 의미한다.
- Hybrid-core
- 하이브리드 코어 컴퓨팅은 애플리케이션 성능을 가속화하기 위한 애플리케이션별 지침과 함께 범용 명령 집합 아키텍처(예: x86)를 확장하는 기법이다. 비대칭 컴퓨팅 단위에서 "커머디티" 프로세서와 공존하는 이기종 컴퓨팅의 한 형태다.
- Local Memory
- 이 용어는 FPGA 또는 rDPA의 외부에 있고 FPGA에 직접 부착되며, 다른 FPGA 또는 장치의 보드나 외부에 부착되지 않는 메모리를 설명하는 데만 사용해야 한다. FPGA 또는 rDPA와 동일한 칩의 기내에 위치할 때는 "온칩 메모리"라고 해야 한다.
- Morphware
- "하드웨어"와 대조적으로 재구성 가능성을 나타내는 재구성 가능한 장치의 다른 용어.
- On-chip memory
- 이 용어는 단일 칩 내에서 사용할 수 있는 메모리(BRAM 슬라이스든 SRAM 슬라이스든)를 가리켜야 한다. 캐시라는 용어는 시스템/호스트 측의 프로세서에 직접 연결된 메모리를 위해 순수하게 예약되어야 한다.
- Place and Route
- Netlist를 FPGA 또는 rDPA에 물리적으로 매핑되고 배치된 구성 요소로 변환하여 비트스트림을 생성하는 프로세스.
- Reconfigurable Computer
- 재구성 가능한 Estrin 아키텍처는 일반적으로 기존의 마이크로프로세서 호스트 컴퓨터와 FPGA 또는 rDPA 보드 같은 재구성 가능한 공동 프로세서를 결합한다. 공동 프로세서는 적절한 비트스트림을 로드하여 호스트 컴퓨터 프로그램을 실행하는 동안 다른 계산을 수행하도록 재구성될 수 있다. 새로운 FPGA 기반 아키텍처들은 플래시에서 부팅할 때 장치를 구성하고 장치 패브릭에 구성된 버스를 통해 메모리 및 네트워크 리소스에 대한 필수 인터페이스를 직접 지원하는 메커니즘을 제공함으로써 호스트 프로세서의 필요성을 제거한다. 상당히 최근의 시장에서는 제조업체가 자사의 제품 용도에 맞춤화할 수 있는 저전력 재구성이 가능한 SoC(System-on-chip) 장치들이 개발되었는데, 이는 일반적으로 휴대용 소비자 미디어 전자제품이다. 장치는 일반적으로 하나 이상의 폰 노이만 프로세서를 통합하고 프로세서 명령 집합을 확장하거나 제품의 다른 하위 시스템에 장치를 연결하기 위한 메커니즘을 제공한다. 이러한 장치들은 기술적으로 "재구성 가능한 프로세서"이지만, 실제로 생산 중에 한 번 구성되거나 현장 업그레이드의 일부로 재구성되도록 설계되어 있지만, 즉시 재구성되지는 않는다.
- Reconfigurable Computing
- 데이터를 처리하기 위해 FPGA 또는 RDPA와 같은 재구성 가능한 장치를 사용하는 컴퓨팅 패러다임. 프로그램을 실행하는 동안 다른 비트스트림을 로드하거나 다른 프로그램을 즉시 실행할 수 있다. 에스트린 아키텍처 재구성 가능한 컴퓨터는 메인 프로세서 또는 제어 프로세서로 기존의 폰 노이만 프로세서를 포함하며 일반적으로 하나 이상의 재구성 가능한 장치를 공동 프로세서로 사용한다. 새로운 FPGA 기반 아키텍처들은 플래시에서 부팅할 때 장치를 구성하고 장치 패브릭에 구성된 버스를 통해 메모리 및 네트워크 리소스에 대한 필수 인터페이스를 직접 지원하는 메커니즘을 제공함으로써 호스트 프로세서의 필요성을 제거한다. 그러나 재구성 가능한 장치 내에서 안정적이고 상태 저장적인 컴퓨터 플랫폼을 제공하려면 부분적인 재구성이 필요하다. 즉, 플랫폼을 구현하는 장치 부분인 메모리 및 네트워크 인터페이스는 그대로 유지하면서 애플리케이션을 구현하는 장치의 부분만 재구성할 수 있는 기능이 필요하다. 장치 드라이버 등 현재의 FPGA 장치는 부분적인 재구성을 허용하지만, 이 기능을 효과적으로 사용할 수 있는 설계를 구현하는 것은 여전히 시스템 온 칩 설계에서 어려운 일이다.
- Reconfigurable Device
- FPGA, rDPA 및 실행 중에 기능을 변경할 수 있는 기타 장치 재구성 가능한 장치는 FPGA와 같은 세밀한 구조 또는 RDPA와 같은 거친 세밀한 구조를 가질 수 있다. 하드웨어 아키텍처에서 처리 요소들의 기능과 이들 요소들 간의 상호연결의 기능 모두를 제작 시간 후에 수정할 수 있다면 그것은 재구성 가능한 장치 또는 아키텍처일 것이다.
- Reconfiguration
- 구성, 프로그래밍, 재프로그래밍(Configware 참조)
- System Memory/Host Memory
- 마이크로프로세서 마더보드의 메모리를 참조해야 한다. 캐시 메모리가 아닌 호스트 메모리라고도 할 수 있다.
- Synthesis
- HDLs(하드웨어 설명 언어), HLLs(고급 언어), GUI(그래픽 사용자 인터페이스)를 사용하여 설명된 회로 설명에서 Netlist를 생성하는 프로세스.
