사이릭스 3세
Cyrix III Cyrix III(533MHz) 후면 | |
| 일반 정보 | |
|---|---|
| 시작됨 | 2000년 2월 |
| 중단됨 | 2001년 초 |
| 일반 제조업체 |
|
| 퍼포먼스 | |
| 최대 CPU 클럭 속도 | 350MHz ~ 800MHz |
| FSB 속도 | 100MHz ~ 133MHz |
| 캐시 | |
| L1 캐시 | 64KiB 명령 + 64KiB 데이터 |
| L2 캐시 | 64KiB 전용(C5B) |
| 건축과 분류 | |
| 기술 노드 | 0.18μm ~ 0.15μm |
| 명령 집합 | IA-32 |
| 물리적 사양 | |
| 트랜지스터 |
|
| 코어스 |
|
| 소켓 | |
| 제품, 모델, 모델 | |
| 코어 이름 |
|
| 역사 | |
| 전임자 | 윈칩 |
| 후계자 | 비아 C3 |
Cyrix III는 x86 호환 소켓 370 CPU로, VIA Technologies는 2000년 2월에 프로세서를 출시했다.VIA는 센타우르 테크놀로지와 사이릭스를 모두 구매했다.사이릭스 3세는 두 회사 중 한 곳의 핵심을 기반으로 할 예정이었다.
CPU 코어
조슈아
출시 전 사이릭스 III CPU는 사이릭스가 설계한 2,200만 트랜지스터 조슈아 코어를 기반으로 했다.[1]이 CPU 코어는 전형적인 Cyrix 설계였다. 추측성 실행과 IPC 속도는 높지만 클럭 속도는 다소 낮은 슈퍼스칼라.경쟁사 제품 대비 높은 성능을 강조하기 위해, Cyrix는 클럭 속도보다 "P-Rating"이 높은 시스템을 사용했다.프로세서의 부동 소수점 단위는 6x86/MII 시리즈의 lacklustre 단위에서 업데이트되었을 것으로 추정된다.[2]칩이 검토자에 도달했을 때 가중 정수/변동점 성능은 경쟁사에 비해 상당히 낮은 것으로 나타났다.사이릭스 6x86 라인이 100% 펜티엄 호환이 아닌 486 호환에 그쳤다는 사실이 이 시점에서 부정적인 관심을 증폭시켰다.
사무엘
조슈아 코어는 열 출력, 코어 크기, 성능 면에서 매우 혼합된 결과였기 때문에, VIA는 거의 즉시 센타우르 테크놀로지가 디자인한 1,100만 트랜지스터 사무엘 코어로 바꾸었다.[3]사무엘 코어는 단순한 설계로 윈칩 프로세서(미공개 윈칩 4)의 진화가 되었다.사무엘은 더 많은 L1 캐시(그러나 L2는 없음)를 가지고 더 높은 클럭 속도를 위해 설계되었으며, 더 작은 제조 기술을 사용했다.[4]이 버전의 Cyrix III는 여전히 인텔과 AMD의 경쟁사 대비 수준 이하의 성능을 갖고 있었지만, 전력 효율이 상당히 높았고, Cyrix가 만든 트랜지스터의 절반에 불과했다.[4][5]
VIA는 Samuel 코어를 기반으로 하는 새로운 프로세서로 비판적인 PR 등급을 떨어뜨렸는데, 이는 단순히 그들의 실제 시계 속도로 그것들을 구분하는 것에 찬성한다.
새뮤얼 2
사무엘 2의 핵심은 사무엘의 핵심을 개정한 것이다.센타우르 테크놀로지 팀은 온 다이 64 KiB L2 캐시를 추가하고 150nm 제조 공정으로 이동했다.이러한 변화는 클록당 성능을 향상시키고 전력 수요를 감소시키며 클록 속도 확장성을 향상시켰다.[5]
이름 바꾸기
Cyrix III는 전혀 Cyrix 기술을 기반으로 구축되지 않았기 때문에 나중에 C3로 이름이 바뀌었다.
참고 항목
참조
- ^ VIA Cyrix III, CPU 스코어카드, 2005년 10월 8일.
- ^ 2007년 5월 11일 아르스 테크니카 로키 조슈아에 접속했다.
- ^ 위틸러, 매튜[1] New VIA Cyrix III:The Worlds First 0.15 Micron x86 CPU, 2001년 1월 5일 Anandtech.
- ^ a b 데 겔라스, 요한Cyrix III, 대안적 접근법 2000년 8월 6일 Ace's Hardware인 웨이백머신에 2005-03-08 보관
- ^ a b 폴루비얄로프, 알렉산더VIA Cyrix III (Samuel 2) 600 및 667 MHz 아카이브 2007-04-28 Wayback Machine, Digit Life 2007년 5월 12일에 액세스한 Wayback Machine, Digit Life.
