Altos 설계 자동화
Altos Design Automation| 유형 | 사설 |
|---|---|
| 설립됨 | 2005년 1월 1일 |
| 운명 | 취득(2011년 5월 10일) |
| 후계자 | 캐덴스 설계 시스템 |
| 본부 | 미국 캘리포니아 주 산호세 |
주요인 | CEO 겸 공동 창업자 짐 맥캐니 Ken Tseng, CTO 및 공동 설립자 Kevin Choo, 연구개발 부사장 겸 공동창업자 R&D Architectch 및 공동 창업자 Wenkung Chu |
| 웹사이트 | www |
Altos Design Automation, Inc.는 전자 설계 자동화 소프트웨어 회사였습니다.Altos는 타이밍, 신호 무결성, 전력 분석 및 최적화를 위한 라이브러리 뷰를 생성하는 셀 및 반도체 지적재산권(IP) 특성화 도구를 개발 및 출시했다.[1][2]알토스 도구는 완전히 자동화되었고 그 회사는 도구의 속도가 매우 빠르다고 주장했다.Altos 도구는 시장 출시 기간을 단축하고 수율을 개선하기 위해 코너 기반 및 통계 기반 설계 구현 흐름을 모두 사용하는 엔지니어가 사용하였다.[3][4]
알토스는 2005년 1월 캘리포니아주 산타클라라에서 캐든스 디자인 시스템스의 전직 직원들에 의해 설립되었다.팀의 모든 구성원은 CadMOS에서 셀 및 트랜지스터 레벨 디지털 IC 설계자 모두를 위한 신호 무결성 분석 도구 개발을 담당했다.2011년 5월 알토스는 캐든스에 인수되었다.[5]
상품들
다양성은 체계적이고 무작위적인 매개변수 변동의 비선형 영향을 나타내는 통계적 타이밍 셀 모델을 만든다.모든 라이브러리 타이밍 데이터는 지연, 전환, 타이밍 제약 조건 및 핀 캐패시턴스를 포함한 변동을 특징으로 한다.버라이어티는 단일 특성화 실행으로 다수의 상용 SSTA 제품에 대한 통계 정적 타이밍 분석(SSTA) 모델을 생성한다.
Liberate는 기존의 정적 타이밍 분석기를 서비스하는 표준 셀과 I/O를 위한 자동화된 라이브러리 특성화 도구다.리베이트는 스파이스 넷리스트와 스파이스 하위 서킷을 차지하며, 자동으로 특화된 셀 라이브러리를 생성한다.Synopsys가 지원하는 CCS(Composite Current Source) 모델과 Cadence Design Systems가 지원하는 ECSM(Effective Current Source Model)을 모두 지원한다.
각주
- ^ "통계학적 타이밍이 모델 부스트를 얻는다", EE 타임즈, 2007-01-15.
- ^ "특성화 도구가 SSTA-도서관 생성을 돕는다" EDN, 2007-01-15 웨이백머신에 2007-02-02 보관
- ^ "45nm 시대의 통계적 타이밍 회전수", EE 타임즈, 2006-07-03.
- ^ "Altos 대상 통계적 타이밍 모델" 2012-07-24 아카이브.오늘, Electronic News, 2006-07-03
- ^ Cadence, Altos Design Automation 획득
참조
- 2008-01-28, EDACe, "Fireshide Chat: Rick Lucier and Jim McCanny"
- "통계 설계의 '불편한 진실'," 2007-12-05 SCD 출처.
- "DFM의 가치는 어디에 있지? D 또는 M?", Chip Design, 2007-03-01.
- "알토스는 150만 달러를 마감하고 짐 호건, EE 타임즈, 2007-01-05에 서명한다."
- "표준 통계 분석 라이브러리 형식에 대한 재정 파트너", EE Times, 2006-07-25.
- EE 타임즈 2006-07-17 "DAC에서 Hot이 무엇인가?"
- "Liberate' 라이브러리 특성화 시작", EE Times, 2006-07-03.
