ARM 프로세서 목록

List of ARM processors
「ARM8」은 여기서 리다이렉트 됩니다.ARMv8-A 아키텍처에 대해서는 ARMv8-A를 참조하십시오.ARMv8-R 아키텍처에 대해서는, 「ARMv8-R」를 참조해 주세요.

이 목록은 ARM Ltd. 및 서드파티에 의해 설계된 ARM 명령 세트 패밀리를 기반으로 ARM 명령 세트 버전, 릴리스 및 이름별로 정렬된 중앙 처리 장치 목록입니다.2005년에 ARM은 설계에 [1]ARM 코어를 실장하고 있는 수많은 벤더의 개요를 발표했습니다.Keil은 ARM 기반 프로세서의 [2]벤더에 대한 새로운 요약도 제공하고 있습니다.또한[3] ARM은 최신 ARM 코어 패밀리의 성능과 기능을 갖춘 ARM 프로세서 라인업의 개요를 보여 줍니다.

프로세서

ARM 설계

제품 패밀리 ARM 아키텍처 프로세서 특징 캐시(I/D), MMU 표준 MIPS @ MHz 언급
ARM1 ARMv1 ARM1 첫 번째 구현 없음.
ARM2 ARMv2 ARM2 ARMv2에 MUL(멀티) 명령 추가 없음. 4 MIPS (8 MHz시)
0.33 DMIPS/MHz
ARMv2a ARM250 내장 MEMC(MMU), 그래픽스 및 I/O 프로세서.ARMv2a에 SWP 및 SWPB(스왑) 명령이 추가되었습니다. 없음, MEMC1a 7 MIPS (12 MHz 시)
ARM3 ARMv2a ARM3 최초의 내장 메모리 캐시 4KB 통합 12 MIPS (25 MHz시)
0.50 DMIPS/MHz
ARM6 ARMv3 ARM60 ARMv3는 최초로 32비트 메모리 주소 공간(이전에는 26비트)을 지원합니다.
ARMv3M은 먼저 긴 곱셈 명령(32x32=64)을 추가했습니다. 		없음. 10 MIPS (12 MHz 시)
ARM600 ARM60으로 캐시 및 코프로세서 버스(FPA10 부동소수점 유닛용) 4KB 통합 28 MIPS (33 MHz 시)
ARM610 ARM60으로 캐시, 코프로세서 버스 없음 4KB 통합 17 MIPS (20 MHz 시)
0.65 DMIPS/MHz		 [4]
ARM7 ARMv3 ARM700 8 KB 통합 40 MHz
ARM710 ARM700으로 코프로세서 버스 없음 8 KB 통합 40 MHz [5]
ARM710a ARM710으로 8 KB 통합 40 MHz
0.68 DMIPS/MHz
암7T ARMv4T ARM7TDMI(-S) 3단계 파이프라인, Thumb, ARMv4를 통해 기존 ARM 26비트 주소 지정 삭제 없음. 15 MIPS(16.8 MHz시)
63DMIPS(70MHz시)
ARM710T ARM7TDMI로서 캐시 8KB 통합, MMU 36 MIPS(40 MHz 시)
ARM720T ARM7TDMI로서 캐시 8KB 통합, FCSE(Fast Context Switch Extension)를 갖춘 MMU 60 MIPS(59.8 MHz시)
ARM740T ARM7TDMI로서 캐시 MPU
ARM7EJ ARMv5TEJ ARM7EJ-S 5단계 파이프라인, Thumb, Jazel DBX, 확장 DSP 명령 없음.
암8 ARMv4 ARM810 5단계 파이프라인, 정적 분기 예측, 이중 메모리 8KB 통합, MMU 84 MIPS (72 MHz 시)
1.16 DMIPS/MHz		 [6][7]
암9T ARMv4T 암9TDMI 5단계 파이프라인, 엄지 없음.
ARM920T ARM9TDMI로서 캐시 16KB/16KB, FCSE(Fast Context Switch Extension)를 갖춘 MMU 200 MIPS (180 MHz 시) [8]
ARM922T ARM9TDMI로서 캐시 8KB / 8KB, MMU
ARM940T ARM9TDMI로서 캐시 4KB / 4KB, MPU
암9E ARMv5TE ARM946E-S 엄지, 확장 DSP 명령, 캐시 가변적이고 긴밀하게 결합된 메모리, MPU
ARM966E-S 엄지, 확장 DSP 명령 캐시 없음, TCM
ARM968E-S ARM966E-S로서 캐시 없음, TCM
ARMv5TEJ ARM926EJ-S 엄지, Jazel DBX, 확장 DSP 명령 가변, TCM, MMU 220 MIPS (200 MHz 시)
ARMv5TE ARM996HS 클럭리스 프로세서(ARM966E-S) 캐시, TCM, MPU 없음
암10E ARMv5TE ARM1020E 6단계 파이프라인, 엄지손가락, 확장 DSP 명령(VFP) 32KB / 32KB, MMU
ARM1022E ARM1020E로 16KB/16KB, MMU
ARMv5TEJ ARM1026EJ-S 엄지, Jazel DBX, 확장 DSP 명령(VFP) 가변, MMU 또는 MPU
ARM11 ARMv6 ARM1136J(F)-S 8단계 파이프라인, SIMD, Thumb, Jazel DBX, (VFP), 확장 DSP 명령, 비정렬 메모리 액세스 가변, MMU 740 @ 532 ~665 MHz (i).MX31 SoC), 400~528MHz [9]
ARMv6T2 ARM1156T2(F)-S 9단계 파이프라인, SIMD, Thumb-2, (VFP), 확장 DSP 명령 변수, MPU [10]
ARMv6Z ARM1176JZ(F)-S ARM1136EJ(F)-S로서 변수, MMU + Trust Zone 965 DMIPS(772MHz시), 4개의 프로세서로 최대 2,600 DMIPS [11]
ARMv6K ARM11MP코어 ARM1136EJ(F)-S로서 1~4 코어 SMP 가변, MMU
SecurCore ARMv6-M SC000 As Cortex-M0 0.9 DMIPS/MHz
ARMv4T SC100 ARM7TDMI로서
ARMv7-M SC300 Cortex-M3로서 1.25 DMIPS/MHz
코텍스-M ARMv6-M 코텍스-M0 마이크로컨트롤러프로파일,최대썸+일부썸-2,[12]하드웨어멀티플라이명령(스몰옵션),시스템타이머옵션,비트밴드메모리옵션 옵션 캐시, TCM, MPU 없음 0.84 DMIPS/MHz [13]
Cortex-M0+ 마이크로컨트롤러프로파일,최대썸+일부썸-2,[12]하드웨어멀티플라이명령(스몰옵션),시스템타이머옵션,비트밴드메모리옵션 캐시(옵션), TCM 없음, 8개 지역 MPU(옵션) 0.93 DMIPS/MHz [14]
코텍스-M1 마이크로컨트롤러 프로파일, 대부분의 Thumb + 일부 Thumb-2,[12] 하드웨어 멀티플 명령(옵션 스몰), OS 옵션에서는 SVC/뱅크 스택 포인터 추가, 옵션 시스템 타이머, 비트 밴드 메모리 없음 옵션 캐시, 0 ~1024 KB I-TCM, 0 ~1024 KB D-TCM, MPU 없음 136 DMIPS (170 MHz [15]시), (0.8 DMIPS/MHz FPGA 의존)[16] [17]
ARMv7-M 코텍스-M3 마이크로컨트롤러프로파일,썸/썸-2,하드웨어멀티플라이및분할명령어,옵션비트밴드메모리 캐시(옵션), TCM 없음, 8개 지역 MPU(옵션) 1.25 DMIPS/MHz [18]
ARMv7E-M 코텍스-M4 마이크로컨트롤러프로파일,썸/썸-2/DSP/옵션 VFPv4-SP 단정도 FPU,하드웨어 증배 및 분할 명령,옵션 비트밴드 메모리 캐시(옵션), TCM 없음, 8개 지역 MPU(옵션) 1.25 DMIPS/MHz (1.27 W/FPU) [19]
코텍스-M7 마이크로컨트롤러프로파일,썸/썸-2/DSP/옵션 VFPv5단일/배정밀FPPU,하드웨어증배/분할명령 0~64KB I-캐시, 0~64KB D-캐시, 0~16MB I-TCM, 0~16MB D-TCM(옵션 ECC 포함), 8개 또는 16개 리젼의 MPU(옵션) 2.14 DMIPS/MHz [20]
ARMv8-M 기준선 코텍스-M23 마이크로 컨트롤러 프로파일, Thumb-1(대부분), Thumb-2(일부), Divide, Trust Zone 옵션 캐시, TCM 없음, 옵션 MPU(16개 지역 포함) 1.03 DMIPS/MHz [21]
ARMv8-M 메인라인 코텍스-M33 마이크로컨트롤러 프로파일, Thumb-1, Thumb-2, 포화, DSP, Divide, FPU(SP), TrustZone, 옵션 캐시, TCM 없음, 옵션 MPU(16개 지역 포함) 1.50 DMIPS/MHz [22]
Cortex-M35P 마이크로컨트롤러 프로파일, Thumb-1, Thumb-2, 포화, DSP, Divide, FPU(SP), TrustZone, 내장 캐시(옵션 2~16KB), I-캐시, TCM 없음, 16개 지역 MPU(옵션) 1.50 DMIPS/MHz [23]
ARMv8.1-M 메인라인 코텍스-M55 1.69 DMIPS/MHz [24]
ARMv8.1-M 메인라인 코텍스-M85 3.13 DMIPS/MHz [25]
코텍스-R ARMv7-R 코텍스-R4 실시간 프로파일, Thumb / Thumb-2 / DSP / 옵션 VFPv3 FPU, 하드웨어 멀티플 및 옵션 분할 명령, 내장 버스 / 캐시 / TCM용 패리티 & ECC, 8단계 파이프라인 듀얼 코어 실행 잠금 스텝(장애 로직 포함) 0 ~ 64 KB / 0 ~64 KB, 0 ~8 MB TCM 중 0 ~2 (옵션)8/12 지역에서의 MPU 1.67 DMIPS/MHz[26] [27]
코텍스-R5 실시간 프로필, 엄지 손가락/Thumb-2/DSP/선택적 VFPv3 최초 생산 단위와 정확도, 하드웨어를 선택적 격차 지침, 혹은 옵션 패리티&ECC에 대한 내부 버스/캐시/TCM,8-stage 파이프 라인 dual-core 잘못 논리/2독립 코어,low-latency 페리페랄 포트(LLPP)과 가속기의 일관성 항구(로 선택적으로 lock-step 있다.ACP)[28] 0 ~ 64 KB / 0 ~64 KB, 0 ~8 MB TCM 중 0 ~2 (옵션)12/16 지역에서의 MPU 1.67 DMIPS/MHz[26] [29]
코텍스-R7 실시간 프로필, 엄지 손가락/Thumb-2/DSP/선택적 VFPv3 최초 생산 단위와 정확도, 하드웨어를 선택적 격차 지침, 혹은 옵션 패리티&내부 버스/캐시/TCM에 ECC,11-stage 파이프 라인 dual-core 잘못 논리/고장 실행/동적 레지스터/2독립 코어,low-laten 같이 선택적 이름 바꾸기와 lock-step 있다.cy p주변 포트(LLPP), ACP[28] 0~64KB / 0~64KB, ?/0~128KB TCM, opt.MPU (16개 지역 2.50 DMIPS/MHz[26] [30]
코텍스-R8 미정 0 ~ 64 KB / 0 ~64 KB L1, 0 ~1 / 0 ~1 MB TCM, 24 지역 MPU (옵션 2.50 DMIPS/MHz[26] [31]
ARMv8-R 코텍스-R52 미정 0 ~ 32 KB / 0 ~32 KB L1, 0 ~1 MB TCM, 24 + 24 지역 MPU (옵션) 2.16 DMIPS/MHz[32] [33]
코텍스-R82 미정 16 ~ 128 KB / 16 ~64 KB L1, 64 K ~1 MB L2, 0.16 ~1 MB TCM,

32+32 지역에서의 옵션 MPU

 3.41 DMIPS/MHz[34] [35]
Cortex-A
(32비트) 		ARMv7-A Cortex-A5 애플리케이션 프로파일, ARM / 엄지 / 엄지 / 2 / DSP / SIMD / 옵션 VFPv4-D16 FPU / 옵션 NEON / Jazel RCT / DBX, 1~4 코어 / 옵션 MPCore, 스눕 컨트롤 유닛(SCU), 범용 인터럽트 컨트롤러(GIC 액셀러레이터), 4-64 KB / 4-64 KB L1, MMU + Trust Zone 코어당 1.57 DMIPS/MHz [36]
Cortex-A7 애플리케이션 프로파일, ARM / 엄지 / 엄지 / 2 / DSP / VFPv4 FPU / NEON / Jazel RCT 및 DBX / 하드웨어 가상화, 순서대로 실행, 슈퍼스칼라, 1~4개의 SMP 코어, MPCore, Large Physical Address Extensions (LPaeSC 제어 유닛)전력 설계[37] 8 ~ 64 KB / 8 ~64 KB L1, 0 ~1 MB L2, MMU + Trust Zone 코어당 1.9 DMIPS/MHz [38]
Cortex-A8 응용 프로그램 프로파일, ARM / 엄지 / 엄지 / 썸-2 / VFPv3 FPU / NEON / Jazel RCT 및 DAC, 13단계 슈퍼스케일러 파이프라인 16 ~ 32 KB / 16 ~32 KB L1, 0 ~1 MB L2 옵션ECC, MMU + Trust Zone 최대 2000 (600 MHz에서1 GHz를 넘는 속도로 2.0 DMIPS/MHz) [39]
Cortex-A9 애플리케이션 프로파일, ARM / 엄지 / 엄지 / 썸-2 / DSP / VFPv3 FPU (옵션) / NEON / Jazel RCT 및 DBX, 순서가 다른 문제, 1 ~4 SMP 코어, MPCore, snoop Control Unit (SCU 범용 컨트롤러), 인터럽트 16 ~ 64 KB / 16 ~64 KB L1, 0 ~8 MB L2 옵션패리티, MMU + Trust Zone 코어당 2.5 DMIPS/MHz, 퍼포먼스 최적화 TSMC 40G(듀얼코어)에서는 10,000 DMIPS (2GHz시) [40]
Cortex-A12 애플리케이션 프로파일, ARM / Thumb-2 / DSP / VFPv4 FPU / NEON / 하드웨어 가상화, 순서가 다른 투기적 문제 슈퍼스케일러, 1~4개의 SMP 코어, LAPE(Large Physical Address Extensions), Snoop Control Unit(SCU), 범용 인터럽트 컨트롤러(GAC 액셀러레이터) 32 ~ 64 KB 코어당 3.0 DMIPS/MHz [41]
Cortex-A15 애플리케이션 프로파일, ARM / 엄지 / 엄지 / 2 / DSP / VFPv4 FPU / NEON / 정수분할 / 퓨전 MAC / Jazel RCT / 하드웨어 가상화, 순서가 다른 추측성 문제 슈퍼스케일러, 1 ~4 SMP 코어, MPCore, 대규모 물리 주소 제어 확장 기능(LPae) 패리티 포함 32KB / ECC L1 포함 32KB, 0 ~4 MB L2, L2에는 ECC, MMU + Trust Zone 탑재 코어당 최소 3.5 DMIPS/MHz(실장에 [42]따라 최대 4.01 DMIPS/MHz) [43]
Cortex-A17 애플리케이션 프로파일, ARM / 엄지 / 엄지 / 2 / DSP / VFPv4 FPU / NEON / 정수분할 / 퓨전 MAC / Jazel RCT / 하드웨어 가상화, 순서가 다른 추측성 문제 슈퍼스케일러, 1 ~4 SMP 코어, MPCore, 대규모 물리 주소 제어 확장 기능(LPae) 32 KB L1, 256 KB~8 MB L2 (옵션 ECC 포함) 2.8 DMIPS/MHz [44]
ARMv8-A Cortex-A32 애플리케이션 프로파일, AArch32, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 이중 문제, 순서대로 파이프라인 8 ~ 64 KB (옵션 패리티 사용시) / 8 ~ 64 KB (옵션 ECC L1 사용시), 128 KB ~1 MB L2 (옵션 ECC 공유시) [45]
Cortex-A
(64비트) 		ARMv8-A Cortex-A34 애플리케이션 프로파일, AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드, 순서대로 파이프라인 8~64KB(패리티 포함)/8~64KB(코어당 ECC L1 포함), 128KB~1MB L2 공유, 40비트 물리 주소 [46]
Cortex-A35 애플리케이션 프로파일, AArch32 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드, 순서대로 파이프라인 8~64KB(패리티 포함)/8~64KB(코어당 ECC L1 포함), 128KB~1MB L2 공유, 40비트 물리 주소 1.78 DMIPS/MHz [47]
Cortex-A53 애플리케이션 프로파일, AArch32 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드, 순서대로 파이프라인 8~64KB(패리티 포함)/8~64KB(코어당 ECC L1 사용), 128KB~2MB L2 공유, 40비트 물리 주소 2.3 DMIPS/MHz [48]
Cortex-A57 애플리케이션 프로파일, AArch32 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 3폭 디코드 슈퍼스케어, 완전히 순서가 뒤바뀐 파이프라인 48 KB (DED 패리티 포함) / 32 KB (코어당 ECC L1 포함), 512 KB ~2 MB L2 공유 (ECC 포함), 44 비트 물리 주소 4.1~4.8 DMIPS/MHz[49][50] [51]
Cortex-A72 애플리케이션 프로파일, AArch32 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 3폭 슈퍼스케일러, 완전히 고장난 파이프라인 48 KB (DED 패리티 포함) / 32 KB (코어당 ECC L1 포함), 512 KB ~2 MB L2 공유 (ECC 포함), 44 비트 물리 주소 6.3~7.3 DMIPS/MHz[52] [53]
Cortex-A73 애플리케이션 프로파일, AArch32 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 슈퍼스케일러, 완전히 고장난 파이프라인 코어당 64KB/32-64KB L1, 256KB~8MB L2 공유(옵션 ECC 포함), 44비트 물리 주소 7.4~8.5 DMIPS/MHz[52] [54]
ARMv8.2-A Cortex-A55 애플리케이션 프로파일, AArch32 및 AArch64, 1~8개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드, 순서대로[55] 파이프라인 , 공유 16-64KB/16-64KB L1, 256KB L2, 4MB L3 † 3 DMIPS/MHz[52] [56]
Cortex-A65 애플리케이션 프로파일, AArch64, 1~8개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드 슈퍼스케일러, 3폭 문제, 잘못된 파이프라인, SMT [57]
Cortex-A65 스텝을 합니다. ARM Cortex-A65는 ARM Cortex-A65입니다. L1, 공유 64/64KB L1, 256KB L2, 4MB L3 † [58]
Cortex-A75 애플리케이션 프로파일, AArch32 및 AArch64, 1~8개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 3폭 디코드 슈퍼스케어, 완전히 순서가[59] 뒤바뀐 파이프라인 L1, 공유 64/64KB L1, 512KB L2, 4MB L3 † 8.2~9.5 DMIPS/MHz[52] [60]
Cortex-A76 애플리케이션 프로파일, AArch32(비특권 수준 또는 EL0만 해당) 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 4폭 디코드 슈퍼스케라, 8방향 문제, 13단계 파이프라인, 완전히[61] 순서가 어긋남 L1, 공유 64/64KB L1, 256-512KB L2, 512KB-4MB L3 † 10.7~12.4 DMIPS/MHz[52] [62]
Cortex-A76 듀얼 을 추가합니다. ARM Cortex-A76은 ARM Cortex-A76을 합니다. [63]
Cortex-A77 애플리케이션 프로파일, AArch32(비특권 수준 또는 EL0만 해당) 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 4폭 디코드 슈퍼스케일러, 6폭 명령 페치, 12방향 문제, 13단계 파이프라인 완전[61] 불량 1 L1, 공유 1.5K L0 MOP™, 64/64KB L1, 256-512KB L2, 512KB-4MB L3 † 13-16 DMIPS/MHz[64] [65]
Cortex-A78 [66]
Cortex-A78 스텝을 합니다. ARM Cortex-A78은 ARM Cortex-A78을 합니다. [67]
Cortex-A78C [68]
ARMv9-A Cortex-A510
Cortex-A710 [69]
Cortex-A715
코 cortex-X ARMv8.2-A Cortex-X1 퍼포먼스
ARMv9-A Cortex-X2
Cortex-X3
N1 애플리케이션 프로파일, AArch32(비특권 수준 또는 EL0만 해당) 및 AArch64, 1~4개의 SMP 코어, TrustZone, NEON Advanced SIMD, VFPv4, 하드웨어 가상화, 4폭 디코드 슈퍼스케라, 8방향 디스패치/발행, 13단계 파이프라인, 완전히[61] 순서가 어긋남 L1, 2L3 , 시스템레벨 캐시 64/64KB L1, 512~1024KB L2, 2~128MB L3, 128MB L3 [70]
E1 애플리케이션 프로파일, AArch64, 1~8개의 SMP 코어, TrustZone, NEON 고급 SIMD, VFPv4, 하드웨어 가상화, 2폭 디코드 슈퍼스케일러, 3폭 문제, 10단계 파이프라인, 고장난 파이프라인, SMT , 공유 32-64KB L1, 256KB L2, 4MB L3 † ] [71 ]
패밀리 ARM ★★★ ARM 아아 arm arm 코어 ARM 어어 징 캐시(I/D), MMU 표준 MIPS @ MHz ★★

이들 코어는 ARM 명령 세트를 구현하며 ARM에서 아키텍처 라이선스를 취득한 기업에 의해 독립적으로 개발되었습니다.

패밀리 ★★★★★★★★★★★★★★★★★」 ARM 아아 arm arm ★★★★ 징 캐시(I/D), MMU 표준 MIPS @ MHz
Strong ARM strong strong strong
(디지털)		 ARMv4 SA-110 파이프라인 5단계 16KB/16KB, MMU ~ 100 ~233 MHz
1.0 DMIPS/MHz
SA-1100 SA-110의 모델 16KB/8KB, MMU
패러데이[72]
(페러데이 테크놀로지)		 ARMv4 FA510 6단계 캐시, ™ 32KB/32KB™, MPU 1.26 DMIPS/MHz
~ 100 ~200 MHz
FA526 / 캐시, ™ 32KB / 32KB ™, MMU 1.26 MIPS/MHz
166~300MHz
FA626 8단계 캐시, MMU32KB/32KB †, MMU 1.35 DMIPS/MHz
500MHz
ARMv5TearMV5TE FA606TE 5단계 , MMU , MMU 없음 DMIPS 1.22 DMIPS/MHz
200MHz
FA626TE 8단계 캐시, MMU32KB/32KB †, MMU 1.43 MIPS/MHz
800MHz
FMP626TE 파이프라인,, SMP 1.43 MIPS/MHz
500MHz
FA726TE 파이프라인, dual 1313단단단단단 、 중중 13 13 13 13 13 13 13 4 2.4 DMIPS/MHz
1000MHz
XScale XScale
(인텔 / Marvell)		 ARMv5TE XScale , 확장 、 「 」 、 「 」DSP / 32KB / 32KB, MMU 133~400MHz
무선 MMX, 무선 Speed Step 추가 / 32KB / 32KB, MMU 312~624MHz
모나한족[73] MMX2를 추가했습니다. / 의 L2 ( 32KB / 32KB L1, 션 l L2 （ 512 512KB ） 、 MMU 1 † 1.25GHz

 ARMv5 5 파이프라인, 5~8단계 파이프라인, 싱글 이슈 MMU16KB/16KB, MMU 600~2000MHz
5 파이프라인, 듀얼 5~8단계 파이프라인, 듀얼 / 32KB / 32KB, MMU
PJ1(PJ1) 5~8단계, MMX2 / MMU32KB / 32KB, MMU 1.46 DMIPS/MHz
1. 1
ARMv6 / ARMv7-A PJ4 파이프라인, 듀얼 ~9단계, MMX2, SMP / MMU32KB / 32KB, MMU DMIPS 2.41 DMIPS/MHz
1. 1.6GHz

(자격증)		 ] [74 ] 1 또는 2 코어ARM/엄지/엄지-2/DSP/SIMD/VFPv3 FPU/NEON(128비트 폭) † 256KB L2 2.1 † 2.1 DMIPS/MHz
kra kra kra] [74 ] 1, 2, 또는 4 코어ARM/엄지/엄지-2/DSP/SIMD/VFPv4 FPU/NEON(128비트 폭) / / L1, † 4KB / 4KB L0, 16KB / 16KB L1, 512KB L2 3 † † 3.3 DMIPS/
ARMv8-A ★★ [75] 코어4 † ? 최대 2.2GHz2.2최대.GHz

(6.3DMIPS/MHz)(6.3DMIPS/MHz)

Ax도끼
(애플)		 ARMv7-A ARMv7-A Swift재빠르다[76][76] 2 코어ARM / 엄지 / 엄지 2 / DSP / SIMD / VFPv4 FPU / NEON L1:32KB/32KB, L2:1MBL1:32KB/32KB을 공유하고 L2:1MB 공유. 3.5DMIPS/MHz 핵심 코어당 3.5DMIPS/MHz이다.
ARMv8-AARMv8-A Cyclone사이클론[77][77] 2 코어ARM / 엄지 / 엄지 2 / DSP / SIMD / VFPv4 FPU / NEON / Trust Zone / AArch 64고장난 슈퍼스칼라 :: 64KB/64KB, L2: 1MB †
SLC: 4 MB		 1. 1.3µ † 1.4GHz
ARMv8-A ★★ [77] [78] 2 또는 3 코어ARM/엄지/엄지-2/DSP/SIMD/VFPv4 FPU/NEON/TrustZone/AArch64 : 64KB/64KB, L2: 1MB 는 2MB 유
SLC: 4 MB		 4 1.5 1.4 †GHz
ARMv8-A .] [79 ] 2 코어ARM/엄지/엄지-2/DSP/SIMD/VFPv4 FPU/NEON/TrustZone/AArch64 : 64KB/64KB, L2: 2MB †
4 0 MBSLC: 4 MB 는 0 MB		 2. 1.85µ 2.26GHz
ARMv8-A 과 [80] 2, 3 。AArch64, 「」, 「」, 「」, 6-decode, 6-issue, 9-wide
Zephyr: 2 또 3 AArch64,AArch64, 고 aa aa aa aa aa aa aa aa aa aa aa		 : 64KB/64KB, L2: 3MB 는8MB 유
L1 : 32KB / 32KB : L2 : 음음
4 0 MBSLC: 4 MB 는 0 MB		 2 2.34µ † 2.38GHz
1
ARMv8.2-A 과 [81 ] 순 : 2 어 aa -- 、 、 superscalar 、、 、 11-wideAArch64, 서서 aa aa 、 7 7 7 7 、 7 - decode 、 ? - issue 、 11 - wide
, AArch64 스위프트 이치노		 L1I: 128KB, L1D: 64KB, L2: 8MB †
:: 32KB/32KB, L2: 1MB †
SLC: 4 MB		 2.39GHz
1.70GHz
ARMv8.3-A 와 [82] 용 : 2 、 4 、 64 、 ---- 、 、 scalar 、 7 - decode 、 ? - 、 11 - wideAArch64, 서서 aa aa 、 7 7 7 7 、 7 - decode 、 ? - issue 、 11 - wide
도 : 4 코 aa 、 of 、 、 3 - decode。AArch64, aach swift, 퍼 aa 3 3 3, 3 aa aa aaSwift를 으로 합니다.이치노		 : 128KB/128KB, L2: 8MB †
:: 32KB/32KB, L2: 2MB †
SLC: 8 MB		 2.49GHz
1
ARMv8.4-A 와 [83 ] 개 : 2 어 aa -- 、 、 superscalar 、、 、 11-wideAArch64, 서서 aa aa 、 7 7 7 7 、 7 - decode 、 ? - issue 、 11 - wide
둥 : 4 、 64 AArch64, 고 aa aa aa aa aa aa aa aa aa aa aa		 : 128KB/128KB, L2: 8MB †
:: 32KB/48KB, L2: 4MB †
SLC: 16 MB		 2.66GHz
1.73GHz
ARMv8.5-A 앤 ] [84 ] 2 2 : 2 AArch64 、 of 、 、 8 - decode 、 ? - 、 14 - wideAArch64, 서서 aa 、 8 8 、 8 - decode 、 ? - issue 、 14 - wide
ICESTorm: 4 어 , 4 7 와이드AArch64, 장장, 퍼 4 4, 4---, ?발 7, 7 aa		 : 192KB/128KB, L2: 8MB †
: 128KB/64KB, L2: 4MB †
SLC: 16 MB		 0 3.0GHz
1.82GHz
ARMv8.5-A 블리자드 Ablanche: 코 2 aa , 8 와이드AArch64, 서서 aa 、 8 8 、 8 - decode 、 ? - issue 、 14 - wide
리 4 : 4 、 、 of 、 、 4 - decode 、 ? - 、 8- wide 。AArch64, 「」, 「」, 「」, 「」, 「4」, 「?」, 「8」		 :192KB/128KB, L2:12MB †
: 128KB/64KB, L2: 4MB †
SLC: 32 MB		 3.93µ† 3.23GHz
2
Mx
(애플)		 ARMv8.5-A 앤 , : 4, 6, 8 는 、 、 -- 、 order 、 scalar 、 8 - decode 、 ? - 、 14 - wideAArch64, 서서 aa 、 8 8 、 8 - decode 、 ? - issue 、 14 - wide
ICESTorm: 2 는4 가 어긋남, 4 7 와이드AArch64, 장장, 퍼 4 4, 4---, ?발 7, 7 aa		 : 192KB/128KB, L2: 12, 24 는 48MB 유
4: 128KB/64KB, L2: 4MB (8MB)
, MBSLC: 8, 24, 48 † 96 MB		 ~3 3.23GHz
2. 2
ARMv8.5-A 블리자드 4 4 : 4 、 、 of 、 、 8 - decode 、 ? - 、 - wideAArch64, 서서 aa 、 8 8 、 8 - decode 、 ? - issue 、 14 - wide
리 4 : 4 、 、 of 、 、 4 - decode 、 ? - 、 8- wide 。AArch64, 「」, 「」, 「」, 「」, 「4」, 「?」, 「8」		 : 192KB/128KB, L2: 16MB †
: 128KB/64KB, L2: 4MB †
SLC: 8 MB		 3.49GHz
2.42GHz

(애플리케이션 마이크로)		 ARMv8-A 64비트, 쿼드 문제, SMP, 64코어[85] , MMU, 상 cache GHz .2 3 GHz (코어당 4.2 DMIPS/MHz)

(Nvidia)		 ARMv8-A 덴버[86][87] 2 코어AArch64, 7폭 슈퍼스칼라, 순서대로, 동적 코드 최적화, 128MB 최적화 캐시,
nm, 16 µ1: 28 nm, µ2: 16 nm		 / 128KB I-캐시 / 64KB D-캐시 2 † † 2.5GHz

(Nvidia)		 ARMv8.2-A 카멜[88][89] 2 코어AArch64, 10폭 슈퍼스케일러, 순서대로 동적 코드 최적화, ?MB 최적화 캐시,
안전성, 실행 & , 얼 function function 、 、 ECC		 / ? D-캐시? KB I " / ?KB D " " 대 ??GHz

(캐비움)		 ARMv8-A 또는 코어 2 (×2 w/2 칩 64비트 (8~16비트 2비트(×2비트) 2 † 2.2GHz
K12
(AMD)		 ARMv8-A K12[90] 무슨 일입니까?

(삼성)		 ARMv8-A M1 ('Mongoose')[91] 4 4 † 4 와이드, 이슈, 상태AArch64, 4', ''', ''', ''' / 2MB64KB I-캐시 / 32KB D-캐시, L2: 16MB 2MB 5.1 DMIPS/MHz

(2.6GHz)

ARMv8-A (' M2 ('Mongoose') 4 4 † 4 와이드, 이슈, 상태AArch64, 4', ''', ''', ''' / 2MB64KB I-캐시 / 32KB D-캐시, L2: 16MB 2MB 2.3GHz
ARMv8-A M3 ('미어캣')[92] 4, AArch64, 6-wide.6, , 6-scalar / 4MB64KB I-'/64KB D-', L2: 8KB, L3: 16MB 2.7GHz
ARMv8.2-A M4 ("치타")[93] 2, AArch64, 6-wide.6, out-of-order, 6-scalar / 64KB I-'/64KB D-', L2: 8MB, L3: 3MB 2.73GHz
ARMv8.2-A (' M5 ('사자') 2, AArch64, 6-wide.6, out-of-order, 6-scalar / 64KB I-'/64KB D-', L2: 8MB, L3: 3MB 2.73GHz

★★★★★★★★★★★★

다음 표는 발표된 [94][95]연도별로 각 코어를 나열한 것입니다.

★★★ 코어 ★★★★ 코어 질질 cortex cortex
ARM1-6 ARM10 ARM11 ★★★★★ 프로그램 ★★★
32비트)		 프로그램 ★★★
64비트)		 프로그램 ★★★
64비트)
1985
1986
1989
1992 ARM250
1993 ARM60
ARM610		 ARM700
1994 ARM710
DI
ARM7TDMI77TDMI
1995 ARM710a
1996 ARM810
1997 ARM710T
ARM720T
ARM740T
1998 ARM9TDMI99TDMI
ARM940T
1999 ARM9E-S
ARM966E-S
2000 ARM920T
ARM922T
ARM946E-S		 ARM1020T
2001 ARM7TDMI-S
ARM7EJ-S		 ARM9EJ-S
ARM926EJ-S		 EARM1020E
ARM1022E
2002 ARM1026EJ-S ARM1136J(F)-S
2003 ARM968E-S ARM1156T2(F)-S
ARM1176JZ(F)-S
2004
2005 ARM CoreARM 11MP 어어 arm Cortex-A8
2006
2007 Cortex-A9
2008
2009 Cortex-A5
2010 M4(F) Cortex-A15
2011

Cortex-A7
2012 Cortex-M0+ Cortex-A53
Cortex-A57
2013 Cortex-A12
2014 Cortex-M7(F) Cortex-A17
2015 Cortex-A35
Cortex-A72
2016
Cortex-M33(F)
Cortex-A32 Cortex-A73
2017 Cortex-A55
Cortex-A75
2018 Cortex-M35P(F) Cortex-A65
Cortex-A76
Cortex-A76
2019 Cortex-A77 E1
N1
2020 Cortex-M55(F) Cortex-A78
Cortex-X1[96]		 네오버스 V1[97]
2021 Cortex-A510
Cortex-A710
Cortex-X2		 N2
2022 Cortex-M85(F) Cortex-A715
Cortex-X3

「」도 .

  1. ^ "ARM Powered Standard Products" (PDF). 2005. Archived from the original (PDF) on 20 October 2017. Retrieved 23 December 2017.
  2. ^ ARM Ltd and ARM Germany GmbH. "Device Database". Keil. Archived from the original on 10 January 2011. Retrieved 6 January 2011.
  3. ^ "Processors". ARM. 2011. Archived from the original on 17 January 2011. Retrieved 6 January 2011.
  4. ^ "ARM610 Datasheet" (PDF). ARM Holdings. August 1993. Retrieved 29 January 2019.
  5. ^ "ARM710 Datasheet" (PDF). ARM Holdings. July 1994. Retrieved 29 January 2019.
  6. ^ ARM Holdings (7 August 1996). "ARM810 – Dancing to the Beat of a Different Drum" (PDF). Hot Chips. Archived (PDF) from the original on 24 December 2018. Retrieved 14 November 2018.
  7. ^ "VLSI Technology Now Shipping ARM810". EE Times. 26 August 1996. Archived from the original on 26 September 2013. Retrieved 21 September 2013.
  8. ^ 레지스터 13, FCSE PID 레지스터 2011년 7월 7일 Wayback Machine ARM920T 기술 참조 매뉴얼에 보관
  9. ^ "ARM1136J(F)-S – ARM Processor". Arm.com. Archived from the original on 21 March 2009. Retrieved 18 April 2009.
  10. ^ "ARM1156 Processor". Arm Holdings. Archived from the original on 13 February 2010.
  11. ^ "ARM11 Processor Family". ARM. Archived from the original on 15 January 2011. Retrieved 12 December 2010.
  12. ^ a b c "Cortex-M0/M0+/M1 Instruction set; ARM Holding". Archived from the original on 18 April 2013.
  13. ^ "Cortex-M0". Arm Developer. Retrieved 23 September 2020.
  14. ^ "Cortex-M0+". Arm Developer. Retrieved 23 September 2020.
  15. ^ "ARM Extends Cortex Family with First Processor Optimized for FPGA" (Press release). ARM Holdings. 19 March 2007. Archived from the original on 5 May 2007. Retrieved 11 April 2007.
  16. ^ "ARM Cortex-M1". ARM product website. Archived from the original on 1 April 2007. Retrieved 11 April 2007.
  17. ^ "Cortex-M1". Arm Developer. Retrieved 23 September 2020.
  18. ^ "Cortex-M3". Arm Developer. Retrieved 23 September 2020.
  19. ^ "Cortex-M4". Arm Developer. Retrieved 23 September 2020.
  20. ^ "Cortex-M7". Arm Developer. Retrieved 23 September 2020.
  21. ^ "Cortex-M23". Arm Developer. Retrieved 23 September 2020.
  22. ^ "Cortex-M33". Arm Developer. Retrieved 23 September 2020.
  23. ^ "Cortex-M35P". Arm Developer. Archived from the original on 8 May 2019. Retrieved 29 April 2019.
  24. ^ "Cortex-M55". Arm Developer. Retrieved 28 September 2020.
  25. ^ "Cortex-M85". Arm Developer. Retrieved 7 July 2022.
  26. ^ a b c d "Cortex-R – Arm Developer". ARM Developer. Arm Ltd. Archived from the original on 30 March 2018. Retrieved 29 March 2018.
  27. ^ "Cortex-R4". Arm Developer. Retrieved 23 September 2020.
  28. ^ a b "Cortex-R5 & Cortex-R7 Press Release; ARM Holdings; 31 January 2011". Archived from the original on 7 July 2011. Retrieved 13 June 2011.
  29. ^ "Cortex-R5". Arm Developer. Retrieved 23 September 2020.
  30. ^ "Cortex-R7". Arm Developer. Retrieved 23 September 2020.
  31. ^ "Cortex-R8". Arm Developer. Retrieved 23 September 2020.
  32. ^ "Cortex-R". Arm Developer. Archived from the original on 30 March 2018. Retrieved 26 October 2018.
  33. ^ "Cortex-R52". Arm Developer. Archived from the original on 26 October 2018. Retrieved 26 October 2018.
  34. ^ "Cortex-R82". Arm Developer. Retrieved 30 September 2020.
  35. ^ "Arm Cortex-R comparison Table_v2" (PDF). ARM Developer. 2020. Retrieved 30 September 2020.
  36. ^ "Cortex-A5". Arm Developer. Retrieved 23 September 2020.
  37. ^ a b "Deep inside ARM's new Intel killer". The Register. 20 October 2011. Archived from the original on 10 August 2017. Retrieved 10 August 2017.
  38. ^ "Cortex-A7". Arm Developer. Retrieved 23 September 2020.
  39. ^ "Cortex-A8". Arm Developer. Retrieved 23 September 2020.
  40. ^ "Cortex-A9". Arm Developer. Retrieved 23 September 2020.
  41. ^ "Cortex-A12 Summary; ARM Holdings". Archived from the original on 7 June 2013. Retrieved 3 June 2013.
  42. ^ "Exclusive : ARM Cortex-A15 "40 Per Cent" Faster Than Cortex-A9 ITProPortal.com". Archived from the original on 21 July 2011. Retrieved 13 June 2011.
  43. ^ "Cortex-A15". Arm Developer. Retrieved 23 September 2020.
  44. ^ "Cortex-A17". Arm Developer. Retrieved 23 September 2020.
  45. ^ "Cortex-A32". Arm Developer. Retrieved 23 September 2020.
  46. ^ "Cortex-A34". Arm Developer. Retrieved 11 October 2019.
  47. ^ "Cortex-A35". Arm Developer. Retrieved 23 September 2020.
  48. ^ "Cortex-A53". Arm Developer. Retrieved 23 September 2020.
  49. ^ "Cortex-Ax vs performance". Archived from the original on 15 June 2017. Retrieved 5 May 2017.
  50. ^ "Relative Performance of ARM Cortex-A 32-bit and 64-bit Cores". Archived from the original on 1 May 2017. Retrieved 5 May 2017.
  51. ^ "Cortex-A57". Arm Developer. Retrieved 23 September 2020.
  52. ^ a b c d e Sima, Desző (November 2018). "ARM's processor lines" (PDF). University of Óbuda, Neumann Faculty. Retrieved 26 May 2022.{{cite web}}: CS1 maint :url-status (링크)
  53. ^ "Cortex-A72". Arm Developer. Retrieved 23 September 2020.
  54. ^ "Cortex-A73". Arm Developer. Retrieved 23 September 2020.
  55. ^ "Hardware.Info Nederland". nl.hardware.info (in Dutch). Archived from the original on 24 December 2018. Retrieved 27 November 2017.
  56. ^ "Cortex-A55". Arm Developer. Retrieved 23 September 2020.
  57. ^ "Cortex-A65". Arm Developer. Retrieved 3 October 2020.
  58. ^ "Cortex-A65AE". Arm Developer. Retrieved 11 October 2019.
  59. ^ "Hardware.Info Nederland". nl.hardware.info (in Dutch). Archived from the original on 24 December 2018. Retrieved 27 November 2017.
  60. ^ "Cortex-A75". Arm Developer. Retrieved 23 September 2020.
  61. ^ a b c "Arm's Cortex-A76 CPU Unveiled: Taking Aim at the Top for 7nm". AnandTech. Archived from the original on 16 November 2018. Retrieved 15 November 2018.
  62. ^ "Cortex-A76". Arm Developer. Retrieved 23 September 2020.
  63. ^ "Cortex-A76AE". Arm Developer. Retrieved 29 September 2020.
  64. ^ ARM arm Cortex - A77 、 Geekbench 4, SPECint2006 23%, SPECfp2006 35%, SPECint2017 20%, SPECfp2017 25% IPC 。
  65. ^ "Cortex-A77". Arm Developer. Retrieved 16 June 2019.
  66. ^ "Cortex-A78". Arm Developer. Retrieved 29 September 2020.
  67. ^ "Cortex-A78AE". Arm Developer. Retrieved 30 September 2020.
  68. ^ "Cortex-A78C". Arm Developer. Retrieved 26 November 2020.
  69. ^ "First Armv9 Cortex CPUs for Consumer Compute". community.arm.com. Retrieved 24 August 2021.
  70. ^ "Neoverse N1". Arm Developer. Retrieved 16 June 2019.
  71. ^ "Neoverse E1". Arm Developer. Retrieved 3 October 2020.
  72. ^ "Processor Cores". Faraday Technology. Archived from the original on 19 February 2015. Retrieved 19 February 2015.
  73. ^ "3rd Generation Intel XScale Microarchitecture: Developer's Manual" (PDF). download.intel.com. Intel. May 2007. Archived (PDF) from the original on 25 February 2008. Retrieved 2 December 2010.
  74. ^ a b "Qualcomm's New Snapdragon S4: MSM8960 & Krait Architecture Explored". AnandTech. Retrieved 23 September 2020.
  75. ^ "Snapdragon 820 and Kryo CPU: heterogeneous computing and the role of custom compute". Qualcomm. 2 September 2015. Archived from the original on 5 September 2015. Retrieved 6 September 2015.
  76. ^ Lal Shimpi, Anand (15 September 2012). "The iPhone 5's A6 SoC: Not A15 or A9, a Custom Apple Core Instead". AnandTech. Archived from the original on 15 September 2012. Retrieved 15 September 2012.
  77. ^ a b Smith, Ryan (11 November 2014). "Apple A8X's GPU - GAX6850, Even Better Than I Thought". AnandTech. Archived from the original on 30 November 2014. Retrieved 29 November 2014.
  78. ^ Chester, Brandon (15 July 2015). "Apple Refreshes The iPod Touch With A8 SoC And New Cameras". AnandTech. Archived from the original on 5 September 2015. Retrieved 11 September 2015.
  79. ^ Ho, Joshua (28 September 2015). "iPhone 6s and iPhone 6s Plus Preliminary Results". AnandTech. Archived from the original on 26 May 2016. Retrieved 18 December 2015.
  80. ^ Ho, Joshua (28 September 2015). "The iPhone 7 and iPhone 7 Plus Review". AnandTech. Archived from the original on 14 September 2017. Retrieved 14 September 2017.
  81. ^ "A11 Bionic - Apple". WikiChip. Retrieved 1 February 2019.
  82. ^ "The iPhone XS & XS Max Review: Unveiling the Silicon Secrets". AnandTech. Archived from the original on 12 February 2019. Retrieved 11 February 2019.
  83. ^ Frumusanu, Andrei. "The Apple iPhone 11, 11 Pro & 11 Pro Max Review: Performance, Battery, & Camera Elevated". AnandTech. Retrieved 20 October 2019.
  84. ^ Frumusanu, Andrei. "The iPhone 12 & 12 Pro Review: New Design and Diminishing Returns". AnandTech. Retrieved 5 April 2021.
  85. ^ "AppliedMicro's 64-core chip could spark off ARM core war copy". 12 August 2014. Archived from the original on 21 August 2014. Retrieved 21 August 2014.
  86. ^ "NVIDIA Denver Hot Chips Disclosure". Archived from the original on 5 December 2014. Retrieved 29 November 2014.
  87. ^ "Mile High Milestone: Tegra K1 "Denver" Will Be First 64-bit ARM Processor for Android". Archived from the original on 12 August 2014. Retrieved 29 November 2014.
  88. ^ "Drive Xavier für autonome Autos wird ausgeliefert" (in German). Archived from the original on 5 March 2018. Retrieved 5 March 2018.
  89. ^ "NVIDIA Drive Xavier SOC Detailed – A Marvel of Engineering, Biggest and Most Complex SOC Design To Date With 9 Billion Transistors". 8 January 2018. Archived from the original on 24 February 2018. Retrieved 5 March 2018.
  90. ^ "AMD Announces K12 Core: Custom 64-bit ARM Design in 2016". Archived from the original on 26 June 2015. Retrieved 26 June 2015.
  91. ^ "Samsung Announces Exynos 8890 with Cat.12/13 Modem and Custom CPU". AnandTech. Retrieved 23 September 2020.
  92. ^ "Hot Chips 2018: Samsung's Exynos-M3 CPU Architecture Deep Dive". AnandTech. Archived from the original on 20 August 2018. Retrieved 20 August 2018.
  93. ^ "ISCA 2020: Evolution of the Samsung Exynos CPU Microarchitecture". AnandTech. 3 June 2020. Retrieved 27 December 2021.
  94. ^ "ARM Company Milestones". Archived from the original on 28 March 2014. Retrieved 6 April 2014.
  95. ^ "ARM Press Releases". Archived from the original on 9 April 2014. Retrieved 6 April 2014.
  96. ^ "Arm's New Cortex-A78 and Cortex-X1 Microarchitectures: An Efficiency and Performance Divergence".
  97. ^ "Arm Announces Neoverse V1 & N2 Infrastructure CPUs: +50% IPC, SVE Server Cores". Anandtech. 22 September 2020. Retrieved 15 April 2021.{{cite web}}: CS1 maint :url-status (링크)

추가 정보

다음 항목도 참조하십시오.ARM Cortex-M에 관한 책 목록