시리얼 컴퓨터
Serial computer직렬 컴퓨터(serial computer)는 비트-시리얼 아키텍처(비트-시리얼 아키텍처)로 대표되는 컴퓨터입니다. 즉, 각 클럭 주기마다 내부적으로 하나의 비트 또는 숫자로 작동합니다.음향 또는 자기 변형 지연선과 회전하는 자기 장치와 같은 직렬 주 기억 장치가 있는 기계는 대개 직렬 컴퓨터였습니다.
직렬 컴퓨터는 병렬 버스보다 훨씬 적은 하드웨어를 필요로 하지만 [1]속도는 훨씬 느립니다.CPU의 크기가 주된 제약 조건인 틈새 용도로 사용할 수 있는 소프트 마이크로프로세서로[2] 사용할 수 있는 직렬 컴퓨터의 현대적인 변형이 있습니다.
직렬이 아닌 병렬 버스를 사용한 최초의 컴퓨터는 1951년의 회오리바람입니다.
직렬 컴퓨터는 직렬 컴퓨터 클래스의 하위 집합인 1비트 아키텍처를 가진 컴퓨터와 동일하지는 않습니다. 1비트 컴퓨터 명령어는 단일 비트로 구성된 데이터에 대해 작동하지만 직렬 컴퓨터는 N비트 데이터 폭에 대해 작동하지만 한 번에 하나의 비트로 작동합니다.
직렬기
- EDVAC (1949)
- BINAC (1949)
- SEAC (1950)
- UNIVAC I (1951)
- 엘리엇 브라더스 엘리엇 152[citation needed] (1954)
- 벤딕스 G-15 (1956)
- LGP-30 (1956)[3]
- 엘리엇 브라더스 엘리엇 803 (1958)
- 지브라[citation needed] (1958)
- D-17B 유도 컴퓨터 (1962)
- PDP-8/S[4](1966)
- General Electric GE-PAC 4040 프로세스 제어 컴퓨터
- F14 CADC(1970) – 모든 데이터를 직렬로 전송했지만 내부적으로 많은 비트에서 병렬로[5] 작동함
- 켄박-1 (1971)
- 데이터 포인트 2200 (1971)[6]
- HP-35 (1972)[7]
- HP-71B(1974)부터 HP 50g(2006~2015)까지의 디지털 시리얼 HP 새턴 기반 계산기[8]
- National Semiconductor SC/MP (1976)
대규모 병렬 처리
초기의 대규모 병렬 처리 기계 대부분은 다음과 같은 개별 직렬 프로세서로 제작되었습니다.
- ICL 분산 어레이 프로세서 (1979)
- 굿이어 MPP (1983)
- 연결기 CM-1 (1985)
- 연결기 CM-2 (1987)
- MasPar MP-1(1990) – 32비트 아키텍처, 한 번에[9] 4비트씩 내부적으로 처리
- VIRAM1 계산램 (2003)
참고 항목
참고문헌
- ^ Wilkes, Maurice Vincent (1956). Automatic digital computers. Methuen Publishing Ltd / John Wiley & Sons, Inc. Retrieved 2012-06-06.
- ^ Howe, Richard James (2020) [2019-06-27]. "Bit-Serial: A bit-serial CPU written in VHDL, with a simulator written in C." Github Project: A Bit Serial CPU. Archived from the original on 2022-06-15. Retrieved 2019-06-28.
- ^ Miller, Raymond E. (1965). Switching Theory – Volume 1: Combinational Circuits. Vol. 1 (Second printing, March 1966, of 1st ed.). John Wiley & Sons, Inc. pp. 44–47. LCCN 65-14249.
- ^ (1+viii+87+3페이지)
- ^ Holt, Raymond M. (1971). This paper describes the architecture of the CPU and Memory for the Central Air Data Computer (CADC) System used in the Grumman/Navy F14A carrier-based fighter aircraft (PDF). pp. 5, 7. AP1-26-97. Archived from the original (PDF) on 2017-11-04. Retrieved 2017-11-04.
[…] the processor was designed to transfer data serially throughout the entire system. […] The Parallel Multiplier Unit […] by means of a parallel algorithm […]
(26페이지) - ^ Shirriff, Ken (May 2015). "The Texas Instruments TMX 1795: the (almost) first, forgotten microprocessor". Archived from the original on 2022-06-15. Retrieved 2020-05-29.
Even operating one bit at a time as a serial computer, the Datapoint 2200 performed considerably faster than the 8008 chip.
- ^ Whitney, Thomas M. (1975). "Part I. Basic Computer Architecture. / Chapter 3. Introduction to Calculators: / 3-5. Example Systems / The Hewlett Packard HP-35". In Stone, Harold Stuart (ed.). Introduction to Computer Architecture. Computer Sciences Series (1 ed.). Science Research Associates, Inc. (SRA). pp. 118–135 [123–135]. ISBN 0-574-18405-8. LCCN 75-14016. ark:/13960/t8pc40t3q. Order-Code 13-4005. Retrieved 2023-09-29. p. 124:
[…] The HP-35 is a totally serial computer. The adder is a BCD serial type […] The serial structure means less integrated circuit area must be allocated to interconnection lines and gating functions and an interesting trade off occurs. A bit-serial, digit-serial architecture is inherently one fourth the speed of a bit-parallel digit-serial structure […] But the basic clock rate for a bit-serial structure can sometimes be increased since additional area can be allocated for larger integrated devices that are necessary for greater speed. In the HP-35, the execution time of the most complex functions is under one second, while the serial architecture permits an increased circuit complexity. […] Instructions in the HP-35 are transferred serially from the active read-only memory to the arithmetic and control circuits and to other ROMs if present. […]
- ^ Smith, Eric L. "Brouhaha" (2023-08-09). "HP-15C CE woes: 1 bug, 2 limitations, 3 questions". MoHPC - The Museum of HP Calculators. Archived from the original on 2023-08-10. Retrieved 2023-09-24.
- ^ Culver, John (2014-09-05). "MasPar: Massively Parallel Computers – 32 cores on a chip". Archived from the original on 2022-06-15. Retrieved 2022-06-15.
추가열람
- (xiv+306페이지)
- Parhi, Keshab K. (April 1991). "A Systematic Approach for Design of Digit-Serial Signal Processing Architectures". IEEE Transactions on Circuits and Systems. 38 (4): 358–375. doi:10.1109/31.75394. (8페이지)