서버

SerDes

SerDes(Serializer/Deserializer)는 제한된 입력/출력을 보상하기 위해 고속 통신에서 일반적으로 사용되는 기능 블록 쌍입니다.이러한 블록은 시리얼 데이터와 각 방향의 병렬 인터페이스 간에 데이터를 변환합니다."SerDes"라는 용어는 일반적으로 다양한 기술 및 애플리케이션에서 사용되는 인터페이스를 의미합니다.SerDes의 주된 용도는 I/O 핀과 인터커넥트의 수를 최소화하기 위해 단일 회선 또는 차동 쌍을 통한 데이터 전송을 제공하는 것입니다.

범용 함수

SerDes의 원리를 보여줍니다.

기본 SerDes 기능은 PISO(Parallel In Serial Out) 블록(Parallel-to-Serial 컨버터)과 SIPO(Serial In-Parallel Out) 블록(Serial-to-Parallel Converter)의 2개의 기능 블록으로 구성됩니다.4가지 SerDes 아키텍처가 있습니다. (1) 패럴렐 클럭SerDes, (2) 임베디드 클럭SerDes, (3) 8b/10b SerDes, (4) 비트인터리브SerDes입니다.

PISO(Parallel Input, Serial Output) 블록에는 일반적으로 병렬 클럭 입력, 데이터 입력 라인 세트 및 입력 데이터 래치가 있습니다.내부 또는 외부 Phase-Locked Loop(PLL; 위상 잠금 루프)을 사용하여 착신 병렬 클럭을 시리얼 주파수까지 곱하는 경우가 있습니다.가장 단순한 형태의 PISO는 병렬 클럭당 한 번씩 병렬 데이터를 수신하고 더 높은 시리얼 클럭 속도로 데이터를 시프트하는 단일 시프트 레지스터를 가지고 있습니다.구현에서는 클럭 도메인 간에 데이터를 전송할 때 전이성을 방지하기 위해 이중 버퍼 레지스터를 사용할 수도 있습니다.

SIPO(Serial Input, Parallel Output) 블록에는 일반적으로 수신 클럭 출력, 데이터 출력 라인 세트 및 출력 데이터 래치가 있습니다.수신 클럭은 시리얼 클럭 회복 기술에 의해 데이터로부터 회복되었을 가능성이 있습니다.단, 클럭을 전송하지 않는SerDes는 참조 클럭을 사용하여 PLL을 올바른 Tx 주파수로 잠그므로 데이터 스트림에 존재하는 고조파 주파수가 낮아지지 않습니다.다음으로 SIPO 블록은 착신 클럭을 병렬환율로 나눕니다.구현에서는 보통 2개의 레지스터가 이중 버퍼로 연결되어 있습니다.한쪽 레지스터는 시리얼 스트림의 클럭에 사용되며 다른 한쪽 레지스터는 느린 병렬 측의 데이터를 유지하는 데 사용됩니다.

일부 SerDes 유형에는 인코딩/디코딩 블록이 포함됩니다.이 부호화/복호화의 목적은 일반적으로 수신기로의 클럭 회복이 용이해지고 프레임이 제공되며 DC 밸런스를 제공하기 위해 신호 천이 레이트에 적어도 통계적 경계를 설정하는 것입니다.

소스 동기 크로킹

병렬 클럭 SerDes는 일반적으로 데이터 주소 및 제어 신호와 함께 병렬 버스 입력을 시리얼화하기 위해 사용됩니다.시리얼화된 스트림은 참조 클럭과 함께 전송됩니다.시리얼라이저의 클럭지터 허용치는 5~10ps rms 입니다.

임베디드 크로킹

임베디드 클럭SerDes는 데이터와 클럭을 단일 스트림으로 시리얼화합니다.클럭 신호의 한 사이클이 먼저 전송된 후 데이터 비트 스트림이 전송됩니다. 그러면 데이터 비트 스트림 시작 시 주기적인 상승 에지가 생성됩니다.클럭이 명시적으로 내장되어 비트스트림에서 회복할 수 있기 때문에 시리얼라이저(송신기) 클럭 지터 톨러런스는 80~120ps rms로 완화되며, 데시리얼라이저에서의 기준 클럭 격차는 ±50,000ppm(즉, 5%)이 될 수 있습니다.

데이터 부호화

8b/10b SerDes는 데이터를 시리얼화하기 전에 각 데이터 바이트를 10비트 코드에 매핑합니다.디시리얼라이저는 기준 클럭을 사용하여 비트스트림에서 회복된 클럭을 감시합니다.클럭 정보가 데이터 비트스트림에 명시적으로 삽입되지 않고 합성되므로 시리얼라이저(송신기) 클럭 지터 허용치는 5~10ps rms이고 탈시리얼라이저 기준 클럭 간격은 ±100ppm입니다.

SerDes에서 사용되는 일반적인 부호화 방식은 8b/10b 부호화입니다.이를 통해 DC 밸런스가 지원되고 프레이밍이 제공되며 빈번한 이행이 보증됩니다.이행 보증에 의해, 수신측은 내장 클럭을 추출할 수 있습니다.제어 코드를 사용하면, 통상은 패킷의 개시시에 프레이밍이 가능하게 됩니다.일반적인 8b/10b SerDes 패럴렐사이드 인터페이스에는 클럭라인 1개, 제어라인 1개, 데이터라인 8개가 있습니다.

이러한 serializer-plus-8b/10b 인코더 및 deserializer-plus-decoder 블록은 기가비트이더넷 사양에 정의되어 있습니다.

SerDes에서 사용되는 다른 일반적인 코딩 방식은 64b/66b 인코딩입니다.이 스킴은 스크램블러를 사용하여 DC 밸런스를 통계적으로 전달하고 트랜지션을 실시합니다.프레이밍은 추가된 프레이밍 비트의 결정론적 천이를 통해 전달됩니다.

이러한 serializer-plus-64b/66b 인코더 및 deserializer-plus-decoder 블록은 10 기가비트이더넷 사양에 정의되어 있습니다.송신측에는 64b/66b 인코더, 스크램블러 및 66b 신호를 16비트인터페이스로 변환하는 변속 장치가 있습니다.다음으로 다른 시리얼라이저가 이 16비트인터페이스를 완전 시리얼 신호로 변환합니다.

비트 인터리브 SerDes

비트 인터리브 SerDes는 몇 가지 느린 시리얼 데이터 스트림을 더 빠른 시리얼 스트림으로 다중화하고 수신기는 더 빠른 비트 스트림을 더 느린 스트림으로 다시 다중화합니다.

SerDes 표준화

OIF(Optical Internetworking Forum)는 SerDes의 5세대 전기 인터페이스를 3.125, 6, 10, 28 및 56Gb/s로 정의한 Common Electrical I/O(CEI) Interoperability Agreements(IA; 공통 전기 I/O)를 발표했습니다.OIF는 112Gb/s의 새로운 프로젝트를 발표했습니다.또한 OIF는 3세대 전기 인터페이스를 발표했습니다.이러한 IA는 IEEE 802.3, Infiniband, Rapid에 의해 정의된 고속 전기 인터페이스에 채택 또는 채택되거나 영향을 미쳤습니다.I/O, 파이버 채널 및 기타 수많은 바디.

「 」를 참조해 주세요.

레퍼런스

외부 링크