큐펫
QFETMOSFET(metal–oxide–semiconductor 전계 효과 트랜지스터)[1][2][3]의 양자 터널링의 대단히 전자 전도는 typica의 전통적인 트랜지스터의 지역을 없앰으로써 트랜지스터 작동의 속도를 높인 것을 이용하는 것 양자 전계 효과 트랜지스터(QFET)또는 quantum-well 전계 효과 트랜지스터(QWFET)한 종류이다.lly을 일으키는s 캐리어는 3000배 감속한다. 그 결과 로직 속도가 10배 증가하고 부품 전력 요구사항과 크기가 동시에 10배 감소한다. 건설자재의 초미세먼지층을 이용한 급속열처리(RTP)라는 제조공정을 통해 이를 달성한다.[4]
문자 "QFET"는 페어차일드 반도체(2015년 11월 컴파일)가 생산한 일련의 MOSFET의 상표 이름으로도 존재하며, 독점적인 이중 분사 금속-산화-반도체(DMOS) 기술을 포함하고 있지만, 실제로는 양자 기반(이 경우 "품질"을 나타내는 Q)이 아니다.
구조 및 장치 작동
양자장 효과 트랜지스터의 현대적인 예는 전통적인 구조와 수녀원 MOSFET를 통합하고 동일한 많은 물질을 이용한다.[5] MOSFET 트랜지스터는 SiO와2 같은 유전체와 금속 게이트로 구성된다.[6] 금속 게이트는 게이트 유전체 층으로부터 절연되어 매우 높은 입력 저항을 초래한다.[7] 소스(또는 입력), 배수(또는 출력) 및 게이트 등 3개의 단자로 구성된 MOSFET는 인가 전압(또는 그 부족)을 통해 게이트 단자로 가는 전류 흐름을 제어할 수 있으며, 이 경우 층 사이의 전위 장벽을 변경하고 충전 흐름을 활성화(또는 비활성화)할 수 있다.[8]
소스 및 배출 단자는 신체 부위에 의해 절연된 MOSFET의 도핑된 영역에 연결된다. 이들은 p형 또는 n형 영역이며, 두 터미널 모두 체형과는 같은 유형이고 반대편이다. MOSFET가 n채널 MOSFET인 경우, 소스 및 배수 영역은 모두 n+이고 본체는 p 영역이다. MOSFET가 p-채널 MOSFET인 경우 소스와 배수 영역 모두 p+이고 차체는 n 영역이다. n-채널 MOSFET 전자는 소스 영역을 통해 전하를 전달하며, 구멍은 p-채널 MOSFET 소스에 전하를 전달한다.
FET 구조는 일반적으로 분자-빔 상피, 액체 위상 상피, 증기 위상 상피와 같은 다양한 기법을 사용하여 층별로 점진적으로 구성되는데, 화학적 증기 증착의 예가 된다.[9] 전형적인 MOSFET는 마이크로크론 스케일로 구성된다. 습식 화학 식각은 3μm 이상의 두께의 층을 만드는 데 사용할 수 있고, 건조 식각 기술은 나노미터 눈금의 층을 이루는 데 사용할 수 있다.[10] 레이어 두께가 50나노미터 이하에 근접하면 레이어의 디브롤리 파장은 열화 전자의 파장에 접근하며, 벌크 반도체의 기존 에너지-모멘텀 관계는 더 이상 작동하지 않는다.[9]
울트라틴 반도체 레이어는 주변 소재에 비해 밴드갑이 작은 QFET 생산에 사용된다. 1차원 양자 우물 QFET의 경우 2개의 절연층 사이에서 나노 크기의 반도체 층이 성장한다. 반도체 층은 d 두께가 있고, 전자 전하 운반체는 전위 우물 안에 갇힌다. 이러한 전자와 그에 상응하는 구멍은 다음과 같이 시간에 독립적인 슈뢰딩거 방정식을 풀어서 발견되는 불연속 에너지 수준을 가진다.
충전 캐리어는 해당 에너지 레벨과 일치하는 게이트 단자에 전위를 적용하여 활성화(또는 비활성화)할 수 있다. 이러한 에너지 수준은 반도체 층의 두께와 재료 특성에 따라 달라진다. QFET 구현을 위한 반도체 유망주 InGaAs는 약 50나노미터의 드 브로글리 파장을 가지고 있다. 에너지 수준 사이의 큰 간격은 층의 두께 d를 낮추면 얻을 수 있다. InGaAs의 경우 약 20나노미터의 층 길이를 달성했다.[11] 실제로 3차원 양자 우물이 생성되는데, 층, d2, d의3 평면 치수는 상대적 크기가 훨씬 크다. 해당하는 전자 에너지-모멘텀 관계는 다음과 같이 설명된다.
.
The k values in this relation correspond to and , which are the magnitudes of the wavevectors in each dimension.
양자 와이어로 조정한 QFET는 유사하게 전자 전하 캐리어를 전위 우물 안에 가두지만, 그들의 좁은 기하학적 형상의 특성은 제조업체가 전자를 2차원으로 가둘 수 있게 한다.[12] 양자선은 본질적으로 1D 시스템의 채널로, 더 촘촘한 캐리어 구속과 예측 가능한 전류 흐름을 제공한다.[9][13]
실리콘 기질 위에 이산화규소 층으로 구성된 기존의 MOSFET는 편향된 p-n 접합부를 만들어 작동하는데, 이는 각각 양극 또는 음극 인가 전압에서 전방 또는 역방향으로 편향될 수 있다.[9] 실제로 전압을 가하면 p와 n 영역 사이의 전위 장벽의 높이가 감소하고 전하가 양전하 "구멍"과 음전하 전자 형태로 흐를 수 있다.
단일접속 QFET는 양자 터널링을 이용해 전기전도 영역을 제거해 속도를 높여 캐리어를 최대 3000배 늦춘다.
광학 기구에 대한 이론 및 적용
QFET의 구성 블록의 동작은 Quantum Mechanics의 법칙으로 설명할 수 있다. 양자 결합 반도체 구조에서 충전 캐리어(구멍과 전자)의 존재는 상태 밀도에 의해 정량화된다.[9] For the case of the three-dimensional quantum well, often constructed as a plane layer of thickness between 2 nm and 20 nm, the density of states is obtained from a two-dimensional vector }}, 계층 평면 내 영역에 해당한다. - k 관계에서
, it is possible to show that 등
마찬가지로, 1차원 나노와이어의 에너지는 파동 벡터에 의해 설명되지만, 그 기하학 때문에 와이어의 축을 따라 자유 운동의 운동 에너지를 모델링하기 위해서는 하나의 k 벡터인 k 가 필요하다
보다 정확한 에너지 모델을 사용하여 2차원으로 제한된 전자의 에너지를 계량할 수 있다. 와이어에 dd의12 직사각형 단면이 있다고 가정하면 에너지-모멘텀 관계가 새로워진다.
, where k is the vector co전선의 축을 따라 지음
2차원 양자선도 원통형일 수 있으며, 공통 직경이 20nm 내외로 떨어진다.[14]
단일 차원에 국한된 양자점의 경우, 에너지는 훨씬 더 정량화된다.
.
양자점의 기하학적 특성은 다양하지만 전형적인 양자점 입자는 1 nm에서 50 nm 사이의 치수를 가진다. 연속적인 치수 정량화에 따라 전자 운동이 더욱 제한됨에 따라 전도와 발란스 밴드의 서브밴드는 더욱 좁아진다.
모든 반도체는 전도와 발랑스 밴드 구조가 독특하다. 다이렉트 밴드 갭 반도체의 경우 전도 대역 최소 및 발란스 대역 최대 에너지는 동일한 모멘텀에 해당하는 동일한 wavenumber k에서 발생한다.[15][9] 양자-웰 구조를 가진 QFET는 수많은 서브밴드로 분할되는 전도 밴드를 가지고 있는데, 이는 그들의 적절한 양자수 q = 1, 2, 3에 해당하며 MOSFET보다 가장 낮은 허용 전도 대역과 가장 높은 허용 발란스 대역 에너지 레벨에서 상태 밀도가 제공되어 흥미로운 특성, 입자로 이어진다.시각적 특성과 용도에 있어 시각적 특성 및 용도에 있어서. 레이저 다이오드에 사용되는 양자웰 소자의 경우 광자는 발란스와 전도 대역 사이의 전환을 통해 전자 및 구멍과 상호작용한다. 양자-웰 반도체의 광자 상호작용으로부터의 전환은 고전적인 반도체의 일반적인 에너지 격차와 반대로 서브밴드 간의 에너지 격차에 의해 제어된다.
동기
전계효과 트랜지스터(FET)의 개념 설계는 1930년 J. E. Lilienfeld에 의해 처음 공식화되었다.[16] 30년 후 첫 실리콘 FET가 등장한 이래 전자 산업은 트랜지스터 밀도와 정보 처리 능력 모두 빠르고 예측 가능한 기하급수적인 성장을 보여 왔다. 무어의 법칙으로 알려진 이 현상은 집적 회로에 배치할 수 있는 트랜지스터의 수가 약 2년마다 두 배씩 증가한다는 관찰을 말한다.
고속 양자 FET는 기존 반도체 기술의 실용 한계로 꼽히는 0.2μm 기술을 극복하기 위해 설계됐다. 따라서 QFET는 로직 속도를 10배 증가시키고 트랜지스터의 전력 요구량과 크기를 동일한 계수만큼 감소시킨다. 이러한 증가는 낮은 전력, 작은 크기 및 고속의 이점을 제공하는 설계 자동화 도구를 개발하는 데 사용할 수 있는 QFET 장치를 제공한다.[17]
참고 항목
참조
- ^ Datta, Kanak; Khosru, Quazi D. M. (1 April 2016). "III–V tri-gate quantum well MOSFET: Quantum ballistic simulation study for 10nm technology and beyond". Solid-State Electronics. 118: 66–77. arXiv:1802.09136. Bibcode:2016SSEle.118...66D. doi:10.1016/j.sse.2015.11.034. ISSN 0038-1101. S2CID 101934219.
- ^ Kulkarni, Jaydeep P.; Roy, Kaushik (2010). "Technology/Circuit Co-Design for III-V FETs". In Oktyabrsky, Serge; Ye, Peide (eds.). Fundamentals of III-V Semiconductor MOSFETs. Springer Science & Business Media. pp. 423–442. doi:10.1007/978-1-4419-1547-4_14. ISBN 978-1-4419-1547-4.
- ^ Lin, Jianqiang (2015). "InGaAs Quantum-Well MOSFETs for logic applications". Massachusetts Institute of Technology. hdl:1721.1/99777. Cite 저널은 필요로 한다.
journal=
(도움말) - ^ "WHAT'S NEWS: A review of the latest happenings in electronics", Radio-Electronics, Gernsback, 62 (5), May 1991
- ^ "MOSFET Circuits and Technology". ecee.colorado.edu. Retrieved 2020-11-23.
- ^ "MOSFET Construction and Operation". users.cecs.anu.edu.au. Retrieved 2020-11-22.
- ^ "Introduction to MOSFET Depletion and Enhancement Mode, Applications". Electronics Hub. 2019-05-02. Retrieved 2020-11-22.
- ^ "A Beginner's Guide to the MOSFET". ReiBot.org. 2011-09-07. Retrieved 2020-11-23.
- ^ a b c d e f g Saleh, B.E.A.; Teich, M.C. (2019). Fundamentals of Photonics. Hoboken, NJ: Wiley. ISBN 978-1-119-50687-4.
- ^ Madou, Marc J. (2011). Manufacturing Techniques for Microfabrication and Nanotechnology. Hoboken: CRC Press. ISBN 978-1-4200-5521-4. OCLC 908077421.
- ^ Lin, Jianqiang (2015). InGaAs Quantum-Well MOSFETs for logic applications (Thesis thesis). Massachusetts Institute of Technology. hdl:1721.1/99777.
- ^ "The Quantum Particle in a Box" (PDF). ocw.mit.edu. MIT OpenCourseWare.CS1 maint: 기타(링크)
- ^ a b Tsurumi, Takaaki (10 December 2009). Nanoscale physics for materials science. Boca Raton, Fla. ISBN 978-1-4398-0060-7. OCLC 862039542.
- ^ "Nanowire Diameter - an overview ScienceDirect Topics". www.sciencedirect.com. Retrieved 2020-11-23.
- ^ "DoITPoMS - TLP Library Introduction to Semiconductors - Direct and Indirect Band Gap Semiconductors". www.doitpoms.ac.uk. Retrieved 2020-11-23.
- ^ 프랭크, 데이비드, 데나드, 로버트, 노왁, 에드워드, 솔로몬, 바울, 타우르, 위안, 왕, 혼섬(2001) Si MOSFET의 장치 확장 제한 및 응용 프로그램 종속성. IEEE.
- ^ Radio Electronics (May 1991). May 1991.