전원 무결성

Power integrity

전력 무결성 또는 PI는 소스에서 대상까지 원하는 전압과 전류가 충족되는지 확인하기 위한 분석입니다.오늘날, 전력의 무결성은 새로운 전자 제품의 성공과 실패에 중요한 역할을 합니다.PI에는 칩, 칩 패키지, 회로 기판, 시스템 등 여러 가지 측면이 결합되어 있습니다.프린트 기판 [1]: 615 레벨에서 전원의 정합성을 확보하려면 , 다음의 4개의 주요한 문제를 해결할 필요가 있습니다.

  1. 칩 패드의 전압 리플을 사양보다 낮게 유지하십시오(예: +/-50mV의 변동은 약 1V 미만).
  2. 제어 접지 바운스(동기 스위칭 노이즈, 동시 스위칭 노이즈 또는 동시 스위칭 출력(SSN 또는 SSO)이라고도 함)
  3. 전자파 간섭을 제어하고 전자파 적합성을 유지합니다.배전망은 일반적으로 회로 기판에서 가장 큰 도체 세트이며, 따라서 노이즈 방출 및 수신을 위한 최대(불필요한) 안테나입니다.
  4. 높은 전류에서 부하에서 적절한 DC 전압 레벨을 유지합니다.최신 프로세서 또는 필드 프로그래머블 게이트 어레이는 AC 및 DC 마진을 10밀리볼트로 [2][3]하여 1V 미만의 VDD 레벨에서 1-100A를 공급할 수 있습니다.따라서 배전망에서는 DC 전압 강하가 거의 허용되지 않습니다.

배전망

배전망

전원장치에서 PCB 및 IC 패키지를 통해 다이(컨슈머)[4]로 가는 전류 경로를 배전망이라고 합니다.DC 전압 강하가 거의 없는 전기 소비 장치에 전력을 전달하고 전기 소비 장치에서 동적 전류에 의해 유발되는 파문을 거의 허용하지 않는 역할을 합니다(스위칭 전류).VRM(Voltage Regulator Module)에서 전기 소비 장치로 연결되는 플레인 또는 전원 트레이스에 저항이 너무 많으면 DC 강하가 발생합니다.이 문제는 VRM의 전압을 높이거나 VRM의 "감지점"을 전기 소비 장치로 확장하여 해결할 수 있습니다.

동적 전류는 전기 소비 장치가 트랜지스터를 전환할 때 발생합니다(일반적으로 클락에 의해 트리거됨).이 동적 전류는 전기 소비 장치의 정적 전류(내부 누출)보다 상당히 클 수 있습니다.이러한 전류 소비량의 빠른 변화는 레일의 전압을 끌어내리거나 레일이 스파이크하여 전압 리플을 생성할 수 있습니다.이 전류 변화는 VRM이 반응할 수 있는 속도보다 훨씬 더 빨리 발생합니다.따라서 스위칭 전류는 콘덴서를 분리하여 처리해야 합니다.

노이즈 또는 전압 리플은 작동 주파수에 따라 다르게 처리해야 합니다.가장 높은 주파수는 연속적으로 처리해야 합니다.이 노이즈는 다이에 기생 결합 및 금속층 간의 용량 결합에 의해 분리됩니다.50~100MHz 이상의 주파수는 패키지로[citation needed] 처리해야 합니다.이것은 패키지 캐패시터로 처리됩니다.100MHz 미만의 주파수는 플레인 캐패시턴스와 디커플링 캐패시터를 사용하여 PCB에서 처리됩니다.캐패시터는 유형, 캐패시턴스 및 물리적 크기에 따라 다른 주파수로 작동합니다.따라서 주파수 [5]범위 전체에서 PDN 임피던스를 낮추려면 크기가 다른 여러 캐패시터를 사용해야 합니다.콘덴서의 물리적 크기는 콘덴서의 기생 인덕턴스에 영향을 미칩니다.기생 인덕턴스는 특정 주파수에서 임피던스 스파이크를 생성합니다.따라서 (물리적으로) 작은 캐패시터가 더 좋습니다.캐패시터의 배치는 동작 주파수에 따라 다릅니다.AC 전류 루프 영역을 최소화하기 위해 최소값 캐패시터는 전기 소비 장치에 가능한 한 가까이 있어야 합니다.마이크로 패러드 범위의 대용량 콘덴서는 어느 [6]곳에나 설치할 수 있습니다.

목표 임피던스

목표 임피던스는 특정 전기 소비 장치의 동적 전류에 의해 생성된 리플이 지정된 범위 내에 있는 임피던스입니다.목표 임피던스는 다음[7][8] 방정식에 의해 제시됩니다.목표 임피던스 외에 적용되는 주파수와 소비자 패키지가 담당하는 주파수를 아는 것이 중요합니다(이것은 특정 소비자용 IC의 데이터시트에 명시되어 있습니다).

PDN을 설계할 때는 보통 어떤 형식의 시뮬레이션을 사용하여 PDN이 목표 임피던스를 충족하는지 확인합니다.이는 SPICE 시뮬레이션, 칩 벤더 [9]툴, 캐패시터 벤더 [10]툴 또는 EDA [11][12][13][14]소프트웨어에 내장된 툴을 사용하여 수행할 수 있습니다.

동작 빈도가 있는 PDN
온패키지 캐패시터

「 」를 참조해 주세요.

레퍼런스

  1. ^ Bogatin, Eric (13 July 2009). Signal and Power Integrity - Simplified. Pearson Education. ISBN 978-0-13-703503-8.
  2. ^ "Simulating FPGA Power Integrity Using S-Parameter Models" (PDF). Xilinx. Retrieved 2018-03-18.
  3. ^ "Virtex-7 T and XT FPGAs Data Sheet: DC and AC Switching Characteristics" (PDF). Xilinx. Retrieved 2018-03-18.
  4. ^ "Fundamentals of Signal and Power Integrity" (PDF). Christian Schuster. Retrieved 2018-03-18.
  5. ^ "Effective Power/Ground Plane Decoupling for PCB" (PDF). IBM. Retrieved 2018-03-18.
  6. ^ "Introduction to Power Integrity" (PDF). PICOTEST, Keysight. Retrieved 2018-03-18.
  7. ^ "Introduction to Power Integrity" (PDF). PICOTEST, Keysight. Retrieved 2018-03-18.
  8. ^ "Designing for Power Integrity: Status, Challenges and Opportunities". IEEE. doi:10.1109/MEMC.2013.6623297. {{cite journal}}:Cite 저널 요구 사항 journal=(도움말)
  9. ^ "Power Distribution Network". Altera. Retrieved 2018-03-18.
  10. ^ "K-SIM". KEMET. Retrieved 2018-03-18.
  11. ^ "CST PDN ANALYZER". Altium. Retrieved 2018-03-18.
  12. ^ "HyperLynx Power Integrity". Mentor. Retrieved 2018-03-18.
  13. ^ "Allegro Sigrity PI Base". Cadence. Retrieved 2018-03-18.
  14. ^ "W2359EP PIPro Power Integrity EM Analysis Element". Keysight. Retrieved 2018-03-18.

Lee W. Ritchey (2003). Right the First Time—A Practical Handbook on High-speed PCB and System Design. SPEEDING EDGE. ISBN 978-0-9741936-0-1.