신체검증

Physical verification

물리적 검증은 EDA 소프트웨어 도구를 통해 통합 회로 배치(IC 레이아웃) 설계를 검증하여 전기 및 논리적 기능 및 제조 가능성을 정확하게 확인하는 과정이다. 검증에는 설계 규칙 검사(DRC), 배치 대 개략도(LVS), XOR(전용 OR), 안테나 검사 및 전기 규칙 검사(ERC)가 포함된다.[1]

설계 규칙 검사(DRC)

주요 기사: 설계 규칙 검사

DRC는 레이아웃이 모든 기술 제약 조건을 충족하는지 검증한다. DRC는 또한 화학기계적 연마(CMP)를 위한 층 밀도도 검증한다.[1]

레이아웃 대 개략도(LVS)

주요 기사: 레이아웃 대 도식도

LVS는 설계의 기능을 검증한다. 레이아웃에서 넷리스트를 도출하여 논리합성 또는 회로 설계에서 생성된 원래 넷리스트와 비교한다.[1]

XOR 체크

이 검사는 일반적으로 금속 회전 후에 실행되며, 여기서 원본 데이터베이스와 수정된 데이터베이스를 비교한다. 이는 원하는 수정이 이루어졌고, 의도하지 않은 수정이 우연히 이루어지지 않았음을 확인하기 위함이다. 이 단계에는 배치 기하학적 구조의 XOR 작동에 의한 두 배치 데이터베이스/GDS 비교가 포함된다. 이 검사는 두 레이아웃 모두 일치하지 않는 기하학적 구조를 가진 데이터베이스를 생성한다.

안테나 점검

안테나는 기본적으로 금속 인터커넥트, 즉 폴리실리콘이나 금속과 같은 도체로, 웨이퍼의 가공 단계 중에 실리콘에 전기적으로 연결되거나 접지되지 않는다.[1] 제조 공정 중에 고이온화 물질을 사용하여 에칭하는 플라즈마 에칭과 같은 특정 제조 단계에서 안테나에 전하 축적이 발생할 수 있다. 실리콘에 대한 연결이 존재하지 않는 경우, 급속 방전이 발생하고 얇은 트랜지스터 게이트 산화물에 영구적인 물리적 손상이 발생하는 지점과의 상호 연결부에 전하가 축적될 수 있다. 이 빠르고 파괴적인 현상을 안테나 효과로 알려져 있다. 안테나 오류는 작은 안테나 다이오드를 추가하여 노드를 안전하게 방전시키거나 다른 금속 층까지 전송한 다음 다시 아래로 전송하여 안테나를 분할함으로써 치료할 수 있다.[1]

안테나 비율은 안테나를 구성하는 도체의 물리적 영역과 안테나가 전기적으로 연결된 총 게이트 산화물 영역 사이의 비율로 정의된다.

전기 규칙 점검(ERC)

ERC는 전원 및 접지 연결부의 정확성과 신호 전환 시간(slew), 용량성 부하 및 팬아웃이 적절하게 경계되었는지 검증한다.[1] 여기에는 다음이 포함될 수 있음

  • 적절한 접점 및 스페이싱을 위한 웰 및 기판 영역으로 정확한 전원 및 접지 연결 보장
  • 연결되지 않은 입력 또는 단락된 출력.

게이츠는 공급품에 직접 연결해서는 안 되며, Tie 하이/로우 셀을 통해서만 연결되어야 한다. ERC 점검은 ASIC의 정상 작동 조건에 대한 가정을 기반으로 하기 때문에 다중 또는 음의 공급장치가 있는 ASIC에 많은 잘못된 경고를 줄 수 있다. 또한 ESD(정전기 방전) 손상에 취약한 구조물이 있는지도 확인할 수 있다.

참조

  1. ^ a b c d e f A. Kahng, 외: VLSI 물리적 설계: 그래프 분할에서 타이밍 마감까지, ISBN978-90-481-9590-9, doi:10.1007/978-90-481-9591-6, 페이지 10.

추가 읽기