링 애더

Ling adder

전자공학에서 링 애더(Ling adder)는 특히 H. 링의 방정식을 사용하여 설계되었으며 일반적으로 BiCMOS에서 구현된다.휴렛 팩커드의 사무엘 나프지거(Samuel Naffziger)는 ISSCC 1996에서 링의 방정식을 바탕으로 0.5μm CMOS에서 혁신적인 64비트 애더(bit Adder)를 선보였다.나프지거의 지연은 1나노초, 즉 7 FO4 미만이었습니다.자세한 내용은 아래 Naffinger의 문서를 참조하십시오.

외부 링크

  1. H. 링, "고속 바이너리 병렬 애더", IEEE 전자 컴퓨터 거래, EC-15, 페이지 799-809, 1966년 10월.
  2. H. 링, "고속 바이너리 애더", IBM J. Res. Dev, vol.25, 페이지 156-66, 1981.
  3. R. W. Doran, "향상된 캐리룩-어헤드 애더", IEEE 컴퓨터 거래, Vol.37, No.9, 1988년 9월.
  4. N. T. Quach, M. J. Flynn, "CMOS에서의 고속 추가", IEEE 컴퓨터 거래, Vol.41, No.12, 1992년 12월.
  5. S. Naffziger, "A Sub-Nanossecond 0.5um 64b Adder Design," Digest of Technical Papers, 1996 IEEE International Solid State Circuits Conference, 샌프란시스코, 1996년 2월 8-10일 페이지 362 –363.
  6. S. Naffziger, "링의 방정식과 동적 CMOS 로직을 이용한 고속 추가" 미국 특허 번호 571만 9,803호, 발행:1998년 2월 17일.


Stub icon

이 전자 관련 기사는 단조롭다.위키피디아를 확장하여 도울 수 있다.