하드웨어 난독화

Hardware obfuscation
이 기사는 전자 하드웨어의 난독화에 관한 것입니다.컴퓨터 소프트웨어에서 사용되는 난독화는 코드 난독화를 참조하십시오.

하드웨어 난독화는 전자 하드웨어의 기술이나 구조를 변경해 의도적으로 기능을 숨기는 기술이기 때문에 리버스 엔지니어링이 상당히 어려워집니다.즉, 하드웨어 난독화는 그 결과 아키텍처가 [1]적에게 명확하지 않게 되도록 설계를 변경한다.하드웨어 난독화에는 (a) DSP 코어 하드웨어 난독화라는 두 가지 유형이 있습니다.이 유형의 난독화에서는 DSP 코어의 데이터 흐름 그래프 표현에 대해 특정 고급 변환을 수행하여 RTL 또는 게이트레벨에서 명확하지 않은 아키텍처를 반영하는 알 수 없는 형식으로 변환합니다.이런 종류의 난독화를 '구조 난독화'라고도 한다.또 다른 DSP 코어 난독화 방식은 '기능 난독화'라고 불리며, AES와 IP 코어 잠금 블록(ILB)의 조합을 사용하여 키 비트를 사용하여 DSP 코어의 기능을 잠급니다.올바른 키 시퀀스를 적용하지 않으면 DSP 코어는 잘못된 출력을 생성하거나 출력이 전혀 생성되지 않습니다(b). 조합/시퀀셜 하드웨어 난독화 - 이 유형의 난독화는 회로 자체의 게이트레벨 구조를 변경합니다.[3][4]

본질적으로 디지털 워터마크(디지털 콘텐츠 자체에 소유권이 숨겨져 있는 경우)나 하드웨어 지적재산권(IP) 워터마크(회로의 설명에 소유권 정보가 포함되어 숨겨져 있는 경우)와는 다릅니다.또한 Field Programmable Gate [6][7]Array 설계 흐름에서 흔히 볼 수 있는 암호 기반 하드웨어 IP 보호 기술과도 다릅니다.

최근 몇 년간 System on Chip(SoC; 시스템 온 칩)과 같은 최신 집적회로(IC)에 하드웨어 IP 기반 설계 방식이 널리 채택됨에 따라 하드웨어 워터마킹의 중요성이 높아지고 있습니다.하드웨어 IP와 관련된 주요 보안 문제에는 (a) SoC 설계 중 하드웨어 지적재산권 침해, (b) 제조된 IC 또는 IC 설계 데이터베이스(제조설비 내)를 리버스 엔지니어링하여 위조 또는 복제 IC를 생산하고 (c) 하드웨어 트로이 목마를 c에 삽입하여 IP를 악의적으로 수정하는 문제가 포함됩니다.사용 현장에서의 기능 장애.하드웨어 난독화는 상대방이 설계의 실제 기능을 이해하기 어렵게 함으로써 IP 또는 칩 수준에서 이러한 위협을 최소화하는 것을 목표로 합니다.

하드웨어 난독화 기법은 크게 두 가지 범주로 분류할 수 있다. (a) 전자 시스템의 기능에 직접 영향을 미치지 않는 수동적 기법과 (b) 시스템의 기능을 직접 변경하는 능동적 기법이 그것이다.액티브한 하드웨어 난독화 기술은 「키 베이스」인 경우가 많기 때문에, 난독화 설계의 통상의 기능은, 1개의 미리 결정된 키 또는 일련의 비밀 키가 입력에 정상적으로 적용되었을 경우에만 유효하게 됩니다.그렇지 않으면, 회선은 모드로 동작해, 잘못된 기능을 나타냅니다.이것은 Well-Hidden Finite State Machine(FSM; 유한 상태 머신)을 회로에 내장하고, 키 적용에 근거해 기능 모드를 제어함으로써 실행할 수 있습니다.키 기반의 액티브한 하드웨어 난독화 기술은 난독화 설계의 '키 시퀀스'가 암호 키와 유사한 역할을 하기 때문에 정보 보호를 위한 개인 키 암호화 접근법과 원칙적으로 유사하다.이 기술은 다양한 하드웨어 기술 수준(게이트 레벨 또는 레지스터 전송 레벨(RTL) 설계)에서 적용할 수 있으므로 소프트, 하드 IP [8]코어를 보호하는 데 사용할 수 있습니다.또한 난독화는 IC의 보안 기능을 효과적으로 숨기므로 제조 시설에서의 위조 및 [9]복제로부터 IC를 보호할 수 있습니다.

이와는 대조적으로 수동적 기법은 회로 기술을 부드러운 형태(예를 들어 구문 변화)로 수정하여 인간 판독기가 회로의 기능을 이해하기 어렵게 한다.이러한 어프로치에서는, 통상, 문자열 치환(변수명 변경, 코멘트 삭제등) 또는 회선의 Hardware Description Language(HDL; 하드웨어 기술 언어)의 구조 변경(루프 언롤링, 레지스터 이름 변경등)이 사용됩니다.[10][11]패시브 어프로치의 큰 결점은 회선의 블랙박스 기능을 변경하지 않기 때문에 설계상 IP를 블랙박스로서 사용하는 것을 막을 수 없다는 것입니다.게다가 적어도 특정 [12]수학 함수를 연산하는 소프트웨어 프로그램에서는 일반적으로 블랙박스 난독화가 존재하지 않기 때문에 이러한 수동 난독화의 실제 강도는 논란의 여지가 있다.

하드웨어 워터마킹은 하드웨어 난독화와 함께 사용할 수 있습니다.난독화 설계에서는 워터마킹은 라이선스가 없는 복제 [13]노력에 대한 제2의 방어선을 제공하는 데 효과적일 수 있다.

이력 컨텍스트

컴퓨팅의 하드웨어 난독화는 주로 1960년대와 1970년대에 IBM에 의해 만들어진 메인프레임 CPU에서 비롯되었을 것입니다.IBM은 일부 경쟁 우위를 유지하기 위해 [citation needed]메인프레임의 폐쇄 소스 운영 체제에서만 사용되는 비밀 운영 코드를 구현했습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Anirban Sengupta, Dipanjan Roy, Saraju Mohanty, Peter Corcoran "알고리즘 변환 기반의 구조적 난독화를 통한 CE에서의 DSP 설계 보호", 소비자가전 IEEE 거래, Volume 63, 제4호, 2017년 11월호, 페이지 4676-476.
  2. ^ Anirban Sengupta, Deepak Kachave, Dipanjan Roy "강력한 잠금을 통해 CE 하드웨어에서 사용되는 재사용 가능한 IP 코어의 저비용 기능 난독화", IEEE Transactions on Computer Aided Design of Integrated Circuit & Systems(TCAD), 2018
  3. ^ Anirban Sengupta, Dipanjan Roy "고레벨 변환 기반의 난독화를 이용한 건축 합성 중 지적 재산권 핵심 보호" IET 전자 서신, 제5권: 2017년 6월 13일자, 페이지 849-851
  4. ^ M. 야신, J. 라젠드란, O. 시나노글루, R. 카리."로직 잠금의 보안성 향상에 대하여" IEEE 집적회로 및 시스템 컴퓨터 지원 설계에 관한 거래 35, No. 9 (2016) : 1411-1424
  5. ^ E. Castillo, U. Meyer-Baese, A. Garcia, L. Parilla 및 A.요리스: "IPP@"HDL: IP 코어의 효율적인 지적 재산 보호 스킴", IEEE Transactions on VLSI, 16(5), 2007.
  6. ^ Xilinx Corporation: "Xilinx IP 평가", [1] 2010-09-20 Wayback Machine, 2009년 아카이브 완료.
  7. ^ M. 워슬린과 B.McMurtrey: "Applets and JHDL을 사용한 FPGA용 IP 제공", Design Automation Conference(DAC), 2002.
  8. ^ R.S. Chakraborty and S.Bhunia: "키 기반 제어와 데이터 흐름 난독화를 사용한 RTL 하드웨어 IP 보호", 국제초대규모 통합설계회의(VLSID), 2010.
  9. ^ J. Roy, F. Koushanfar 및 I.L. Markov: "EPIC: 집적회로의 해적행위 근절", 디자인, 자동화 및 테스트 인 유럽(DATE), 2008.
  10. ^ 소스 Come 난독화자의 덤셋 패밀리
  11. ^ M. Brzozowski 및 V. N. Yarmolik: "VHDL 언어의 지적 권리 보호로서의 해독", 컴퓨터 정보 시스템 및 산업 관리 애플리케이션에 관한 국제 회의(CISIM), 2007.
  12. ^ B. Barak, O. Goldreich, R.Impaglizzo, S. Rudich, A. Sahai, S.P. Vadhan 및 K.양: "난독화 프로그램의 가능성에 대하여", 암호학회(Crypto), 2001.
  13. ^ R.S. Chakraborty and S.Bhunia: "HARPOON: 하드웨어 보호를 위한 난독화 기반 SoC 설계 방법론", IEEE Trans.ICAD(집적회로 및 시스템 CAD), 2009년.