HRS-100
HRS-100 | |
| 개발자 | 미하일로 퍼핀 연구소와 USSR의 엔지니어 |
|---|---|
| 세대 | 3세대 컴퓨터 |
| 출시일자 | 1971; 전 ( |
| 판매된 단위 | 3 |
| CPU | 32비트 TTL MSI |
HRS-100, хрс-100, GVS-100 또는 гсс-100 (참조 #1, #2, #3, #4 참조) (서변:Hibridni Računarski Sistem, Russian: Гибридная Вычислительная Система, English: Hybrid Computer System) was a third generation hybrid computer developed by Mihajlo Pupin Institute (Serbia, then SFR Yugoslavia) and engineers from USSR in the period from 1968 to 1971.1971년과 1978년에 모스크바의 소련 과학 아카데미와 노보시비르스크 (Akademgorodok)에 3개의 시스템 HRS-100이 배치되었다.체코슬로바키아와 독일민주공화국(DDR)에서 더 많은 생산이 고려되었지만, 그것은 실현되지 않았다.
HRS-100은 실제 및 가속화된 확장 시간에 역동적인 시스템을 연구하고 USSR 연구소의 광범위한 과학적 과제들을 효율적으로 해결하기 위해 개발되었다.항공 우주 공학, 에너지 공학, 제어 공학, 마이크로 전자 공학, 전기 통신, 바이오 의학 조사, 화학 산업 등).
개요
HRS-100은 다음과 같이 구성되었다.
- 디지털 컴퓨터:
- 여러 개의 아날로그 컴퓨터 모듈
- 상호접속 장치
- 다중 아날로그 및 디지털 주변 장치
중앙처리장치
HRS-100에는 32비트 TTL MSI 프로세서가 내장되어 있으며 다음과 같은 기능이 있다.
- 고정점과 부동소수점 연산을 모두 위해 4개의 기본 산술 연산을 하드웨어에 구현한다.
- 주소 지정 모드: 즉시/문자, 절대/직접, 상대, 무제한 깊이 다중 레벨 메모리 간접 및 상대 간접 메모리
- 7개의 인덱스 레지스터 및 전용 "인덱스 산술" 하드웨어
- 인터럽트 "채널" 32개(CPU 내에서 10개, 주변 장치에서 10개, 상호연결 장치와 아날로그 컴퓨터에서 12개)
1차 메모리
1차 메모리는 0.9μs 사이클 타임 자기 코어 모듈로 구성되었다.각 36비트 단어는 다음과 같이 구성된다.
- 32 데이터 비트
- 패리티 비트 1개
- 액세스 권한을 가진 프로그램(Operating System 및 최대 7개의 실행 중인 애플리케이션)을 지정하는 3개의 프로그램 보호 비트
이차창고
보조 저장소는 CDC 9432D 이동식 미디어 디스크 드라이브 장치 중 최대 8개로 구성되었다.디스크 플래터 한 세트의 용량은 약 4백만 개의 6비트 워드 또는 768,000개의 HRS-100 컴퓨터였다.따라서 총 8개 드라이브의 용량은 6,144,000단어 입니다.각각의 디스크 세트는 10개의 표면이 사용되는 6개의 플래터를 구성했다.데이터는 100개의 실린더와 16개의 1536비트 섹터(48 HRS-100 단어)로 구성되었다.
평균 데이터 액세스 시간은 100ms(최대 165ms)이었다.최대 탐색 시간은 25ms였다.원시 전송 섹터 쓰기 속도는 208,333자/s이었다.
주변 장치
주변기기는 인터럽트와 전체 길이의 HRS-100 단어를 사용하여 컴퓨터와 통신한다.각각의 개별 장치에는 자체 제어기가 있다.다음과 같은 기기가 생산되거나 계획되었다.
- 5~8채널 펀치 테이프 판독기 유형 PE 1001(500~1000자/s)
- 5~8채널 테이프 펀처 타입 PE 4060(150자/s)
- IBM 735 텔레프린터(88자 세트, 7비트 데이터 + 1 패리티 비트, 인쇄 속도: 15자/초)
- 고속 라인 프린터 DP 2440(최대 700줄/분, 64자 세트, 라인당 132자)
- 표준 80열 펀치 카드 판독기 DP SR300(최대 300 카드/분 읽기)
상호접속 하드웨어
상호연결 하드웨어(단순히 "링크"라고 함)는 HRS-100의 디지털 및 아날로그 구성요소를 단일 통합 컴퓨터에 연결한다.그것은 다음과 같이 구성되었다.
링크는 디지털 컴퓨터 컴포넌트로부터 명령을 받아, 2개의 32비트 데이터 채널, 11개의 제어 채널, 3개의 채널을 통한 동기화 신호, 9개의 인터럽트 채널을 통해 실행을 정리한다.디지털 컴퓨터와 아날로그 컴퓨터 사이의 연결은 "공통 제어판"과 두 개의 별도 콘솔을 통해 설정된다.디지털 데이터를 아날로그 콘솔과 통신하는 것은 16개의 제어, 16개의 민감도, 16개의 지표, 10개의 기능적인 "라인"을 통해 이루어진다.
아날로그-디지털 변환은 서명한 14비트 7만 개의 샘플/s A/D 컨버터와 32채널 멀티플렉서로 이루어진다.디지털-아날로그 변환은 이중 레지스터가 있는 16개의 독립 서명 14비트 D/A 변환기에 의해 달성된다.일반적인 D/A 변환은 2μs가 소요되었다.
아날로그 컴퓨터
HRS-100 시스템의 아날로그 구성요소는 공통 제어 패널에 연결된 최대 7대의 아날로그 기계로 구성된다.그것은 직선 및 비선형 미분 방정식을 직접 및 반복적으로 독립적으로 해결하는 데 필요한 모든 요소를 포함하고 있다.
아날로그 컴퓨터의 단위:
- 선형 아날로그 계산 요소
- 비선형 아날로그 계산 요소
- 병렬 논리 요소
- 전자 전위차계 시스템
- 계산 모듈 및 병렬 로직 컨트롤 시스템
- 주기적 블록
- 제어 시스템
- 어드레스 시스템
- 측정 시스템
- 교환 가능한 프로그램 보드(컴퓨터 및 디지털)
- 기준 전압 공급
선형 아날로그 컴퓨터 소자는 최대 1kHz의 신호에 대해 정적 모드에서는 0.01%, 동적 모드에서는 0.1%의 정밀도를 촉진하도록 설계되었다.비선형 요소 정밀도는 0.1% 이상이어야 할 필요는 없었다.
HRS-100의 아날로그 구성 요소에는 고유의 주변 장치가 있다.
- 다채널 자외선 작가
- 3축 오실로스코프
- X-Y 작가
개발팀
HRS-100은 다음 팀에 의해 설계 및 개발되었다(참조 번호1, #4, #5 및 #6 참조).
- 주요 과학 연구자: 교수보리스 야코블레비치 코간(제어과학연구소 - IPU AN)USSR, 모스크바), 페타르 브르바백과 게오르기 콘스탄티노프(미하즐로 푸핀 연구소, 베오그라드).
- 수석 디자이너:
참고 항목
참고 문헌
- HRS-100(하드웨어 및 설계 원리), 3~52페이지, 교수.보리스 J.코간(Ed), IPU AN.USSR, Moscow, 1974년(러시아어).
- HRS-100, '인턴의 절차'AACA-1973, 프라하 305–324, 27–31페이지.1973년 8월.
- 소비에트 연방의 아날로그 컴퓨팅, D.2005년 6월 IEEE 제어 시스템 매거진 Abramovitch, 페이지 52–62.
- 하이브리드 컴퓨팅 시스템 HRS-100 by P.브르바백, S.오자니치, D.흐리스토비치, M.Hruska, S.마르자노비치, 6번 인터의 프로크전자 및 자동화에 관한 공감, 347–356페이지, 유고슬라비아 헤르체그 노비, 21–27페이지.1971년 6월.
- 두샨 흐리스토비치, 18/19호, 89–105호, 과학 기술 박물관(MNT-SANU), 베오그라드 2010/2011년에 의한 세르비아의 컴퓨팅 기술 개발(Razvoj Racunarstva u Srbiji)
- D.B.의 "Computing of Computing in 세르비아"(50 Godina Racunarstva u Srbiji),부작리자와 N.마르코비치(Ed),pp. 37-44, DIS,IMP 및 PC Press, Belgrade 2011. (세르비아어).
