가이스키-쿤 관리도

Gajski–Kuhn chart

Gajski-Kuhn 차트(또는 Y 다이어그램)는 VLSI 하드웨어 [1]설계의 다양한 관점을 나타냅니다.주로 집적회로의 개발에 사용됩니다.다니엘 가이스키와 로버트 쿤이 1983년에 개발했습니다.1985년에 로버트 워커와 도널드 토마스가 그것을 다듬었다.

이 모델에 따르면, 하드웨어의 개발은 3개의 축으로 묘사되고 Y를 생성하는 3개의 영역 내에서 인식된다.이 축을 따라 추상화의 정도를 나타내는 추상화 수준입니다.외부 껍질은 일반화, 내부 껍질은 동일한 주제의 개선 사항이다.

하드웨어 개발의 문제는 대부분 하향식 설계 문제입니다.이는 동작, 구조 및 레이아웃의 세 가지 도메인에 의해 인식되며 보다 상세한 추상화 수준으로 하향 조정됩니다.설계자는 관점 중 하나를 선택한 후 한 보기에서 다른 보기로 전환할 수 있습니다.일반적으로 설계 프로세스는 이 다이어그램의 특정 순서를 따르지 않습니다.

  • 시스템 레벨에서는 전자 시스템의 기본 특성이 결정된다.행동 기술에서는 블록 다이어그램이 신호와 그 시간 응답을 추상화함으로써 사용된다.구조 도메인에서 사용되는 블록은 CPU, 메모리 칩 등입니다.
  • 알고리즘 레벨은 동시 알고리즘(신호, 루프, 변수, 할당)의 정의에 의해 정의됩니다.구조 영역에서는 ALU와 같은 블록이 사용되고 있습니다.
  • Register-Transfer Level(RTL; 레지스터 전송 레벨)은 통신 레지스터와 로직 유닛 간의 동작을 설명하는 보다 상세한 추상화 레벨입니다.여기서 데이터 구조와 데이터 흐름을 정의합니다.기하학적 뷰에서 평면도의 설계 단계가 배치됩니다.
  • 논리 레벨은 부울 방정식으로 동작 관점에서 설명됩니다.구조 뷰에서는 게이트 및 플립 플랍과 함께 표시됩니다.기하학적 영역에서 논리 레벨은 표준 셀에 의해 기술된다.
  • 회로 레벨의 동작은 미분 방정식 또는 논리 방정식을 사용한 수학으로 설명됩니다.이는 트랜지스터캐패시터(수정 격자까지)에 해당합니다.

레퍼런스

  1. ^ Grout, Ian (2008). Digital Systems Design with FPGAs and CPLDs. Butterworth Heinemann. p. 724. ISBN 978-0750683975.

외부 링크