EnCore 프로세서
EnCore Processor
EnCore 마이크로프로세서 패밀리는 Edinburgh University of Informatics의 PASTA Research Group에 의해 개발된 컴팩트한 32비트 RISC 명령 세트 아키텍처의 구성 및 확장 가능한 구현입니다.EnCore 마이크로프로세서 패밀리의 주요 기능은 다음과 같습니다.
- 5단계 파이프라인
- 동급 최고 작동 주파수
- 가능한 한 동적인 에너지 소비량을 최소한으로 억제 - 플립 플랍의 99%는 일반적인 합성 도구를 사용하여 자동으로 클럭 게이트됩니다.
- 단일 사이클 레이텐시를 실현하는 대부분의 비메모리 동작으로 부하 분산 슬롯을 1개만 사용할 수 있습니다.
- 캐시 아키텍처의 간단한 구성성
- 코드 밀도를 최대화하기 위한 16비트 및 32비트 인코딩을 자유롭게 혼합한 콤팩트한 베이스라인 명령어 세트 아키텍처(ISA)
- 16비트 및 32비트 명령 부호화 전환에 대한 오버헤드 없음
EnCore 테스트 칩의 이름은 모두 에딘버러 언덕에서 따온 것입니다. 가장 작은 Calton은 그 중 첫 번째 테스트 칩입니다.두 번째 성인 캐슬은 에딘버러 성이 세워진 바위의 이름을 따서 지어졌다.
엔코어 칼튼
EnCore 프로세서의 첫 번째 실리콘 실장은 Calton이라는 이름의 테스트칩으로 표준 ASIC 플로우를 사용하여 일반적인 130nm CMOS 프로세스로 제작되었습니다.
- 배럴 시프터, 멀티플라이어 및 32개의 범용 레지스터 풀세트로 확장된 베이스라인 구성으로 EnCore 프로세서의 130nm 구현.
- 프로세서 외에 버스 인터페이스 및 시스템 제어 기능이 포함되어 있습니다.
- 8KB의 직접 매핑 명령 및 데이터 캐시와 함께 구현됩니다.
- 전체 시스템 온 칩은 75%의 사용률에서 1mm의2 실리콘을 차지합니다.
- 칩 레벨의 소비전력은 250MHz에서 25mW입니다.
- 첫 번째 실리콘 샘플은 일반적인 전압과 온도에서 375MHz 이상의 주파수를 사용합니다.
엔코어 성
확장 EnCore 프로세서의 두 번째 실리콘 실장은 코드네임 Castle이라는 테스트칩으로 일반적인 90nm CMOS 프로세스로 제조됩니다.
Castle 칩에는 EnCore 프로세서의 확장 버전과 32KB의 4방향 세트 관련 명령 캐시 및 32KB의 4방향 세트 관련 데이터 캐시가 포함되어 있습니다.일반적인 32비트 메모리 인터페이스와 인터럽트, 클럭 및 리셋 신호를 제공하는 시스템 온 칩(SoC) 설계에 포함되어 있습니다.
- 90nm 구현은 일반적인 무료 주조 공장 라이브러리와 9개의 금속 층을 기반으로 합니다.
- 완전한 설계는 1.875 x 1.875 mm 다이 상에서 2.25 sq.mm를 차지합니다.여기에는 베이스라인 CPU, 재구성 가능한 Configurable Flow Accelerator(CFA) 확장 로직, 2개의 32KB 캐시 및 오프칩인터페이스가 포함됩니다.
- 2.5V LVCMOS I/O 신호로 0.9V~1.1V의 코어 전압에서 작동하도록 설계되었습니다.
- 68핀 세라믹 LCC로 포장되어 있습니다.
- 첫 번째 실리콘 샘플은 600MHz에서 작동합니다.
- 칩 레벨의 소비전력은 600MHz로 70mW입니다(일반적인 상태에서는).
- RTL에서 GDSII에 이르는 완전한 설계 흐름은 PASTA 팀에 의해 수행되었습니다.이는 토폴로지 합성을 위해 Synopsys Design Compiler를 사용하고 자동 플레이스 앤 루트를 위해 IC 컴파일러를 사용하여 자체 개발한 설계 흐름을 기반으로 합니다.
- 설계에 포함된 모든 플립 플랍의 97% 이상이 논리 합성 중에 자동으로 클럭 게이트되었습니다.
- LVS 및 DRC 검사는 Mentor Graphics의 Calibre를 사용하여 수행되었습니다.
