지연 감지 회로

Delay insensitive circuit

지연 비감응 회로는 비동기 회로의 일종으로, 종종 컴퓨팅 프로세서 칩 내에서 디지털 로직 연산을 실시한다.클럭 신호 또는 다른 글로벌 제어 신호를 사용하는 대신 지연 비감응 회로에서의 연산 시퀀스는 데이터 흐름에 의해 결정된다.

데이터는 "핸드쉐이크" 또는 데이터 수신 준비 상태 또는 데이터 제공 준비 상태를 나타내는 전압 전환 시퀀스를 사용하여 한 회로 소자에서 다른 회로 소자로 흐릅니다.일반적으로 회로 모듈의 입력, 수신기를 명시적으로 그것을 인정할 것입니다 발신자 월을 제거하는 그들의 준비 태세, 데이터( 그러한 방법으로 수신자가 타당성을 찾아낼 수 있지 않은 암호화 directly[1])를 보내 연결되어 생산량으로, 그리고 한번 그 데이터를 안전하게 받았습니다"인정"를 받기를 나타낼 것이다.e핸드쉐이크를 완료하고, 다른 데이텀을 송신할 수 있도록 합니다.

따라서 지연감응회로에서는 계산 개시시간을 결정하기 위해 클럭신호를 제공할 필요가 없다.대신 서브회로의 입력에 데이터가 도달하면 계산이 시작됩니다.이것에 의해, 제1의 연산 결과가 종료하면 곧바로 다음의 연산을 개시할 수 있다.

이러한 회로의 주요 장점은 데이터 또는 요청된 기능에 따라 임의의 시간이 소요될 수 있는 활동의 처리를 최적화할 수 있다는 것입니다.완료 시간이 가변적인 프로세스의 예로는 데이터가 캐시에 있을 수 있는 데이터의 수학적 나눗셈이나 복구가 있습니다.

Delay-Insensitive(DI) 클래스는 모든 비동기 회선 지연 모델 중 가장 강력합니다.와이어나 게이트의 지연에 대해서는 가정하지 않습니다.이 모델에서는 다시 전환하기 전에 게이트 또는 와이어의 모든 전환을 확인해야 합니다.이 조건에 의해, 보이지 않는 이행이 발생하지 않게 됩니다.DI 회로에서는 게이트에 대한 입력의 전환이 게이트 출력에 나타나야 해당 입력에 대한 후속 전환이 허용됩니다.이것에 의해, 일부의 입력 상태 또는 시퀀스가 부정하게 됩니다.예를 들어, OR 게이트는 두 입력이 모두 1인 상태가 되어서는 안 됩니다. 이 상태의 입구와 출구가 게이트 출력에 표시되지 않기 때문입니다.이 모델은 매우 견고하지만, DI [2]회로에는 표현 가능한 조건이 없기 때문에 실용적인 회로는 불가능합니다.대신 준지연 비감응 모델은 유용한 컴퓨팅 회로를 생성할 수 있는 최소 절충 모델입니다.이 때문에, 준지연 인센서티브인 경우, 회선은 종종 지연 인센서티브라고 잘못 불리고 있습니다.

「 」를 참조해 주세요.

레퍼런스

  1. ^ Verhoeff, Tom (January 1987). "Delay-Insensitive Codes--An Overview".
  2. ^ Martin, Alain. "The Limitations to Delay-Insensitivity in Asynchronous Circuits" (PDF).

외부 링크