ARMv8-A 프로세서 비교

Comparison of ARMv8-A processors

이것은 ARMv8-A 명령어세트 아키텍처와 그 필수 또는 옵션 확장을 구현하는 64/32비트 중앙처리장치 표입니다.대부분의 칩은 레거시 애플리케이션에 대해 32비트 ARMv7-A를 지원합니다.이 타입의 칩은 모두 구형 ARMv7-A 및 NEON(SIMD) 칩보다 우수한 부동소수점 유닛(FPU)을 갖추고 있다.이들 칩 중 일부는 코프로세서를 탑재하고 있으며 오래된 32비트 아키텍처(ARMv7)의 코어도 포함하고 있습니다.일부 칩은 SoC로 삼성 엑시노스 7 Octa와 같이 ARM Cortex-A53과 ARM Cortex-A57을 결합할 수 있다.

테이블

회사 핵심 방출된 리비전 디코드 파이프라인
깊이		 순서가 어긋나다
실행 		분점
예측 		big.작은 역할 이그제큐티브
포트		 SIMD 팹
(nm 단위)		 시물트 MT L0 캐시 L1 캐시
인스턴스 + 데이터
(KiB 단위)		 L2 캐시 L3 캐시 핵심
설정
배급량		 DMIPS/
MHz[주 1] 		ARM 부품 번호(기본 ID 레지스터에 있음)
먹어 엔트리
ARM Ltd. Cortex-A32(32비트)[1] 2017 ARMv8.0-A
(32비트만)		 2폭 8 아니요. 0 ? 작은 ? ? 스물여덟[2] 살 아니요. 아니요. 8–64 + 8–64 0 ~ 1 MiB 아니요. 1-4+ ? 0xD01
Cortex-A34(64비트)[3] 2019 ARMv8.0-A
(64비트만)		 2폭 8 아니요. 0 ? 작은 ? ? ? 아니요. 아니요. 8–64 + 8–64 0 ~ 1 MiB 아니요. 1-4+ ? 0xD02
Cortex-A35[4] 2017 ARMv8.0-A 2폭[5] 8 아니요. 0 네. 작은 ? ? 28 / 16 /
14 / 10		 아니요. 아니요. 8–64 + 8–64 0 / 128 KiB – 1 MiB 아니요. 1–4+ 1.78 0xD04
Cortex-A53[6] 2014 ARMv8.0-A 2폭 8 아니요. 0 조건+
간접 분기
예측		 큰/작은 2 ? 28 / 20 /
16 / 14 / 10		 아니요. 아니요. 8–64 + 8–64 128 KiB – 2 MiB 아니요. 1–4+ 2.24 0xD03
Cortex-A55[7] 2017 ARMv8.2-A 2폭 8 아니요. 0 큰/작은 2 ? 28 / 20 /
16/14/12/10/5[8] 		아니요. 아니요. 16–64 + 16–64 0 ~ 256 KiB / 코어 0 ~ 4 MiB 1–8+ 2.65[9] 0xD05
Cortex-A57[10] 2013 ARMv8.0-A 3폭 15 네.
3 와이드 디스패치		 ? ? 큰. 8 ? 28 / 20 /
16[11]/14		 아니요. 아니요. 48 + 32 0.5 ~ 2 MiB 아니요. 1–4+ 4.8 0xD07
Cortex-A65[12] 2019 ARMv8.2-A ? ? 네. 2레벨 ? 2 ? 아니요. 아니요. ? ? ? ? ? 0xD06
Cortex-A65AE[13] 2019 ARMv8.2-A ? ? 네. 2레벨 ? 2 ? SMT2 아니요. 16-64 + 16-64 64-256KiB 0 ~ 4 MB 1–8 ? 0xD43
Cortex-A72[14] 2015 ARMv8.0-A 3폭 15 네.
5 와이드 디스패치		 2레벨 큰. 8 28 / 16 아니요. 아니요. 48 + 32 0.5~4 MiB 아니요. 1–4+ 6.3~7,3[15] 0xD08
Cortex-A73[16] 2016 ARMv8.0-A 2폭 11–12 네.
4 와이드 디스패치		 2레벨 큰. 7 28 / 16 / 10 아니요. 아니요. 64 + 32/64 1~8 MiB 아니요. 1–4+ 7[15].4~8.5 0xD09
Cortex-A75[7] 2017 ARMv8.2-A 3폭 11–13 네.
6 와이드 디스패치		 2레벨 큰. 8? 2*128b 28 / 16 / 10 아니요. 아니요. 64 + 64 256~512 KiB/코어 0 ~ 4 MiB 1–8+ 8.2-9.5[15] 0xD0A
Cortex-A76[17] 2018 ARMv8.2-A 4폭 11–13 네.
8 와이드 디스패치		 128 2레벨 큰. 8 2*128b 10 / 7 아니요. 아니요. 64 + 64 256~512 KiB/코어 1~4 MiB 1–4 10.7~12[15].4 0xD0B
Cortex-A76AE[18] 2018 ARMv8.2-A ? ? 네. 128 2레벨 큰. ? ? 아니요. 아니요. ? ? ? ? ? 0xD0E
Cortex-A77[19] 2019 ARMv8.2-A 4폭 11–13 네.
10 와이드 디스패치		 160 2레벨 큰. 12 2*128b 7 아니요. 150,000엔트리 64 + 64 256~512 KiB/코어 1~4 MiB 1-4 13-16[20] 0xD0D
Cortex-A78[21][22] 2020 ARMv8.2-A 4폭 네. 160 네. 큰. 13 2*128b 아니요. 150,000엔트리 32/64 + 32/64 256~512 KiB/코어 1~4 MiB 1-4 ? 0xD41
Cortex-X1[23] 2020 ARMv8.2-A 5폭[23] ? 네. 224 네. 큰. 15 4*128b 아니요. 3K 엔트리 64 + 64 최대 1 MiB[23] 최대 8 MiB[23] 커스텀[23] ? 0xD44
애플사 사이클론[24] 2013 ARMv8.0-A 6폭[25] 열여섯[25] 살 네, 그렇습니다[25]. 192 네. 아니요. 9개[25] 스물여덟[26] 살 아니요. 아니요. 64 + 64[25] 1 MiB[25] 4 MiB[25] 2개[27] 1.3~1.4GHz
태풍 2014 ARMv8.0-A 6폭[28] 열여섯[28] 살 네, 그렇습니다[28]. 네. 아니요. 9 20 아니요. 아니요. 64 + 64[25] 1 MiB[28] 4 MiB[25] 2, 3 (A8X) 1.1~1.5GHz
트위스트는. 2015 ARMv8.0-A 6폭[28] 열여섯[28] 살 네, 그렇습니다[28]. 네. 아니요. 9 16 / 14 아니요. 아니요. 64 + 64[28] 3 MiB[28] 4 MiB[28]
아니요(A9X)		 2 1.85~2.26GHz
허리케인 2016 ARMv8.0-A 6폭[29] 16 네. "big"(A10/A10X에서는 "LITTLE" Zephyrcores와
페어링)		 9 3*128b 16(A10)
10 (A10X)		 아니요. 아니요. 64 + 64[30] 3 MiB[30] (A10)
8 MiB (A10X)		 4 MiB[30] (A10)
아니요(A10X)		 허리케인 2배(A10)
3배의 허리케인 (A10X)		 2.34~2.36GHz
제피르 ARMv8.0-A 3폭 12 네. 작은 5 16(A10)
10 (A10X)		 아니요. 아니요. 32 + 32[31] 1 MiB 4 MiB[30] (A10)
아니요(A10X)		 Zephyr(A10)×2
Zephyr(A10X)×3		 1.09~1.3GHz
몬순 2017 ARMv8.2-A[32] 7폭 16 네. "big" (애플 A11에서는 "LITTLE" Mistralcores와
페어링)		 11 3*128b 10 아니요. 아니요. 64 + 64[31] 8 MiB 아니요. 2배 몬순 2.39GHz
미스트랄 ARMv8.2-A[32] 3폭 12 네. 작은 5 10 아니요. 아니요. 32 + 32[31] 1 MiB 아니요. 4×미스트랄 1.19GHz
소용돌이 2018 ARMv8.3-A[33] 7폭 16 네. "big"(애플 A12/Apple A12X/Apple A12Z에서 "LITTLE" Tempestcores와
페어링)		 11 3*128b 7 아니요. 아니요. 128 + 128[31] 8 MiB 아니요. 소용돌이(A12)×2
4 배속 소용돌이(A12X/A12Z)		 2.49GHz
온도 ARMv8.3-A[33] 3폭 12 네. 작은 5 7 아니요. 아니요. 32 + 32[31] 2 MiB 아니요. 4배 온도 1.59GHz
번개 2019 ARMv8.4-A 8폭 16 네. 560 "big" (애플 A13에서는 "LITTLE" Thundercores와
짝을 이룹니다)		 11 3*128b 7 아니요. 아니요. 128 + 128[35] 8 MiB 아니요. 라이트닝×2 2.65GHz
천둥 ARMv8.4-A 3폭 12 네. 작은 5 7 아니요. 아니요. 96 + 48[36] 4 MiB 아니요. 4배속 Thunder 1.8GHz
파이어스톰 2020 ARMv8.4-A[citation needed] 8폭[37] 네. 630[38] "big"(애플 A14 및 애플 M1/M1 Pro/M1 Max/M1 Ultra와 "LITTLE" 아이스톰코어
)		 14 4*128b 5 아니요. 192 + 128 8 MiB (A14)
12 MiB (M1)
24 MiB (M1 Pro/M1 최대)
48 MiB (M1 Ultra)		 아니요. 파이어스톰(A14)×2
4배속 파이어스톰(M1)

6배 또는 8배속 파이어스톰 (M1 Pro)
8배속 파이어스톰 (M1 최대)
16배속 파이어스톰 (M1 Ultra)

 3.0~3.23GHz
아이스톰 ARMv8.4[citation needed] 4폭 네. 110 작은 7 2*128b 5 아니요. 128 + 64 4 MiB
8 MiB (M1 Ultra)		 아니요. 아이스톰(A14/M1)×4
아이스톰(M1 Pro/Max)×2
아이스톰(M1 Ultra)×4		 1.82~2.06GHz
아발란체 2021 ARMv8.5-A[citation needed] 8폭 네. "big" (애플 A15 및 애플 M2에서는 "LITTLE" Blazzardcores와
페어링)		 14 4*128b 5 아니요. 192 + 128 12 MiB (A15)
16 MiB (M2)		 아니요. Abranche(A15)×2
Abranche(M2)×4		 2.93~3.49GHz
블리자드 ARMv8.5-A[citation needed] 4폭 네. 작은 8 2*128b 5 아니요. 128 + 64 4 MiB 아니요. 4배속 블리자드 2.02~2.42GHz
엔비디아 덴버[39][40] 2014 ARMv8-A 2 와이드 하드웨어
디코더, 최대
7폭 변수-
길이 VLIW
마이크로옵스		 13 하드웨어가
디코더가 사용되고 있습니다.
제공 가능
동적 소프트웨어에 의해
VLIW로 변환합니다. 		다이렉트+
간접 분기
예측		 아니요. 7 28 아니요. 아니요. 128 + 64 2 MiB 아니요. 2 ?
덴버 2[41] 2016 ARMv8-A ? 13 하드웨어가
디코더가 사용되고 있습니다.
제공 가능
동적 소프트웨어에 의해
VLIW로 변환합니다. 		다이렉트+
간접 분기
예측		 Nvidia 자체 구현 '슈퍼' ? 16 아니요. 아니요. 128 + 64 2 MiB 아니요. 2 ?
카멜 2018 ARMv8.2-A ? 다이렉트+
간접 분기
예측		 ? 12 아니요. 아니요. 128 + 64 2 MiB (4 MiB (8 코어시) 2 (+ 8) ?
카비움 썬더X[42][43] 2014 ARMv8-A 2폭 9개[43] 네, 그렇습니다[42]. 2레벨 ? 28 아니요. 아니요. 78 + 32[44][45] 16 MiB[44][45] 아니요. 8–16, 24–48 ?
ThunderX2
[46](예: Broadcom[47] Vulcan) 		2018년[48] ARMv8.1-A
[49]		 4폭
"4μops"[50][51]		 ? 네, 그렇습니다[52]. 멀티 레벨 ? ? 열여섯[53] 살 SMT4 아니요. 32 + 32
(데이터 8방향)		 256 KiB
코어당[54]		 1 MiB
코어당[54]		 16-32[54] ?
마벨 ThunderX3 2020년[55] ARMv8.3+[55] 8폭 ? 네.
4 와이드 디스패치		 멀티 레벨 ? 7 7개[55] SMT4[55] ? 64 + 32 512 KiB
코어당		 90 MiB 60 ?
응용의

마이크로

나선형 2014 ? ? ? ? ? ? ? 40 / 28 아니요. 아니요. 32 + 32 (코어당,
라이트 스루
미포함[56]		 256 KiB 공유
코어 쌍당(ECC 사용)		 코어당 1 MiB 2, 4, 8 ?
X-유전자 2013 ? 4폭 15 네. ? ? ? 사십[57] 아니요. 아니요. 8 MiB 8 4.2
X-Gene 2 2015 ? 4폭 15 네. ? ? ? 스물여덟[58] 살 아니요. 아니요. 8 MiB 8 4.2
X-Gene 3[58] 2017 ? ? ? ? ? ? ? 16 아니요. 아니요. ? ? 32 MiB 32 ?
퀄컴 쿄오 2015 ARMv8-A ? ? 네. 투레벨? Qualcomm 자체 유사한 구현 '대규모' 또는 '리틀' ? 열네[59] 개 아니요. 아니요. 32+24[60] 0.5 ~ 1 MiB 2+2 6.3
Kryo 200 2016 ARMv8-A 2폭 11–12 네.
7 와이드 디스패치		 2레벨 큰. 7 14/11/10/6 아니요. 아니요. 64 + 32/64? 512 KiB/골드 코어 아니요. 4 1.8~2.45GHz
2폭 8 아니요. 0 조건+
간접 분기
예측		 작은 2 8–64? + 8–64? 256 KiB/실버 코어 4 1.8~1.9GHz
Kryo 300 2017 ARMv8.2-A 3폭 11–13 네.
8 와이드 디스패치		 2레벨 큰. 8 10개[61] 아니요. 아니요. 64+64[61] 256 KiB/골드 코어 2 MiB 2, 4 2.0~2.95GHz
2폭 8 아니요. 0 조건+
간접 분기
예측		 작은 28 16–64? + 16–64? 128 KiB/실버 4, 6 1.7~1.8GHz
Kryo 400 2018 ARMv8.2-A 4폭 11–13 네.
8 와이드 디스패치		 네. 큰. 8 11 / 8 / 7 아니요. 아니요. 64 + 64 512 KiB/골드 프라임

256 KiB/골드

 2 MiB 2, 1+1, 4, 1+3 2.0~2.96GHz
2폭 8 아니요. 0 조건+
간접 분기
예측		 작은 2 16–64? + 16–64? 128 KiB/실버 4, 6 1.7~1.8GHz
Kryo 500 2019 ARMv8.2-A 4폭 11–13 네.
8 와이드 디스패치		 네. 큰. 8 / 7 아니요. ? 512 KiB/골드 프라임

256 KiB/골드

 3 MiB 2, 1+3 2.0~3.2GHz
2폭 8 아니요. 0 조건+
간접 분기
예측		 작은 2 ? 128 KiB/실버 4, 6 1.7~1.8GHz
Kryo 600 2020 ARMv8.4-A 4폭 11–13 네.
8 와이드 디스패치		 네. 큰. 6 / 5 아니요. ? 64 + 64 1,024 KiB/골드 프라임

512 KiB/골드

 4 MiB 2, 1+3 2.2~3.0GHz
2폭 8 아니요. 0 조건+
간접 분기
예측		 작은 2 ? 128 KiB/실버 4, 6 1.7~1.8GHz
포코[62][63] 2017년[64] "ARMv8.1-A 기능",[63] AArch64만(32비트 [63]아님) 4폭 10–15 네.
8 와이드 디스패치		 네. ? 8 10 아니요. 24 KiB 88[63] + 32 500KiB 1.25 MiB 40-48 ?
삼성 M1[65][66] 2016 ARMv8-A 4폭 13개[67] 네.
9 와이드[68] 디스패치 		96 큰. 8 14 아니요. 아니요. 64 + 32 2 MiB[69] 아니요. 4 2.6GHz
M2[65][66] 2017 ARMv8-A 4폭 100 2레벨 큰. 10 아니요. 아니요. 64 + 64 2 MiB 아니요. 4 2.3GHz
M3[67][70] 2018 ARMv8.2-A 6폭 15 네.
12 와이드 디스패치		 228 2레벨 큰. 12 10 아니요. 아니요. 64 + 64 코어당 512KiB 4096KB 4 2.7GHz
M4[71] 2019 ARMv8.2-A 6폭 15 네.
12 와이드 디스패치		 228 2레벨 큰. 12 8 / 7 아니요. 아니요. 64 + 64 코어당 512KiB 3072KB 2 2.73GHz
M5[72] 2020 ARMv8.2-A 6폭 네.
12 와이드 디스패치		 228 2레벨 큰. 7 아니요. 아니요. 64 + 64 코어당 512KiB 3072KB 2 2.73GHz
후지쯔 A64FX[73][74] 2019 ARMv8.2-A 4/2 폭 7+ 네.
오방?		 네. 없음 8+ 2*440b[75] 7 아니요. 아니요. 64 + 64 12+1 코어당 8MiB 아니요. 48+4 1.9GHz 이상, 15GF/W 이상
하이실리콘 타이산[76] V110 2019 ARMv8.2-A 4폭 ? 네. 없음 8 7 아니요. 아니요. 64 + 64 코어당 512KiB 코어당 1 MiB ? ?
회사 핵심 방출된 리비전 디코드 파이프라인
깊이		 순서가 어긋나다
실행 		분점
예측 		big.작은 역할 이그제큐티브
포트		 SIMD 팹
(nm 단위)		 시물트 MT L0 캐시 L1 캐시
인스턴스 + 데이터
(KiB 단위)		 L2 캐시 L3 캐시 핵심
설정
배급량		 DMIPS/
MHz 		ARM 부품 번호(기본 ID 레지스터에 있음)

「 」를 참조해 주세요.

메모들

  1. ^ Dhrystone('DMIPS'에 기재)은 1980년대에 개발된 합성 벤치마크이므로 더 이상 일반적인 워크로드를 대표하지 않습니다.사용에 주의해 주십시오.

레퍼런스

  1. ^ Frumusanu, Andrei (22 February 2016). "ARM Announces Cortex-A32 IoT and Embedded Processor". Anandtech.com. Retrieved 13 June 2016.
  2. ^ "New Ultra-efficient ARM Cortex-A32 Processor Expands… - ARM". www.arm.com. Retrieved 1 October 2016.
  3. ^ Ltd, Arm. "Cortex-A34". ARM Developer. Retrieved 10 October 2019.
  4. ^ "Cortex-A35 Processor". ARM. ARM Ltd.
  5. ^ Frumusanu, Andrei. "ARM Announces New Cortex-A35 CPU - Ultra-High Efficiency For Wearables & More".
  6. ^ "Cortex-A53 Processor". ARM. ARM Ltd.
  7. ^ a b Matt, Humrick (29 May 2017). "Exploring DynamIQ and ARM's New CPUs: Cortex-A75, Cortex-A55". Anandtech.com. Retrieved 29 May 2017.
  8. ^ "Qualcomm Snapdragon 888 5G Mobile Platform". Retrieved 6 January 2021.
  9. ^ 성능 18% 기준.Cortex-A53에 대한 증가
  10. ^ Smith, Andrei Frumusanu, Ryan. "ARM A53/A57/T760 investigated - Samsung Galaxy Note 4 Exynos Review". www.anandtech.com. Retrieved 17 June 2019.
  11. ^ "TSMC Delivers First Fully Functional 16FinFET Networking Processor". TSMC. 25 September 2014. Retrieved 19 February 2015.
  12. ^ "Cortex-A65 - Arm Developer". ARM Ltd. Retrieved 14 July 2020.
  13. ^ "Cortex-A65AE - Arm Developer". ARM Ltd. Retrieved 26 April 2019.
  14. ^ Frumusanu, Andrei. "ARM Reveals Cortex-A72 Architecture Details". Anandtech. Retrieved 25 April 2015.
  15. ^ a b c d http://users.nik.uni-obuda.hu/sima/letoltes/Processor_families_Knowledge_Base_2019/ARM_processors_lecture_2018_12_02.pdf[베어 URL PDF]
  16. ^ Frumusanu, Andrei (29 May 2016). "The ARM Cortex A73 - Artemis Unveiled". Anandtech.com. Retrieved 31 May 2016.
  17. ^ Frumusanu, Andrei (31 May 2018). "ARM Cortex-A76 CPU Unveiled". Anandtech. Retrieved 1 June 2018.
  18. ^ "Cortex-A76AE - Arm Developer". ARM Ltd. Retrieved 14 July 2020.
  19. ^ Schor, David (26 May 2019). "Arm Unveils Cortex-A77, Emphasizes Single-Thread Performance". WikiChip Fuse. Retrieved 17 June 2019.
  20. ^ ARM에 따르면 Cortex-A77은 Geekbench 4, SPECint2006 23%, SPECfp2006 35%, SPECint2017 20%, SPECfp2017 25%의 IPC 싱글 스레드 퍼포먼스가 향상되었습니다.
  21. ^ "Arm Unveils the Cortex-A78: When Less Is More". WikiChip Fuse. 26 May 2020. Retrieved 28 May 2020.
  22. ^ Ltd, Arm. "Cortex-A78". ARM Developer. Retrieved 28 May 2020.
  23. ^ a b c d e "Introducing the Arm Cortex-X Custom program". community.arm.com. Retrieved 28 May 2020.
  24. ^ Lal Shimpi, Anand (17 September 2013). "The iPhone 5s Review: The Move to 64-bit". AnandTech. Retrieved 3 July 2014.
  25. ^ a b c d e f g h i Lal Shimpi, Anand (31 March 2014). "Apple's Cyclone Microarchitecture Detailed". AnandTech. Retrieved 3 July 2014.
  26. ^ Dixon-Warren, Sinjin (20 January 2014). "Samsung 28nm HKMG Inside the Apple A7". Chipworks. Archived from the original on 6 April 2014. Retrieved 3 July 2014.
  27. ^ Lal Shimpi, Anand (17 September 2013). "The iPhone 5s Review: A7 SoC Explained". AnandTech. Retrieved 3 July 2014.
  28. ^ a b c d e f g h i j Ho, Joshua; Smith, Ryan (2 November 2015). "The Apple iPhone 6s and iPhone 6s Plus Review". AnandTech. Retrieved 13 February 2016.
  29. ^ "Apple had shifted the microarchitecture in Hurricane (A10) from a 6-wide decode from to a 7-wide decode". AnandTech. 5 October 2018.
  30. ^ a b c d "Apple A10 Fusion". system-on-a-chip.specout.com. Retrieved 1 October 2016.[영구 데드링크]
  31. ^ a b c d e "Measured and Estimated Cache Sizes". AnandTech. 5 October 2018.
  32. ^ a b "Apple A11 New Instruction Set Extensions" (PDF). Apple Inc. 8 June 2018.
  33. ^ a b "Apple A12 Pointer Authentication Codes". Jonathan Levin, @Morpheus. 12 September 2018. Archived from the original on 10 October 2018. Retrieved 8 October 2018.
  34. ^ a b "A13 has ARMv8.4, apparently (LLVM project sources, thanks, @Longhorn)". Jonathan Levin, @Morpheus. 13 March 2020.
  35. ^ "The Apple A13 SoC: Lightning & Thunder". AnandTech. 16 October 2019.
  36. ^ "The A13's Memory Subsystem: Faster L2, More SLC BW". AnandTech. 16 October 2019.
  37. ^ "Apple Announces The Apple Silicon M1: Ditching x86 - What to Expect, Based on A14". AnandTech. 10 November 2020.
  38. ^ Frumusanu, Andrei. "Apple Announces The Apple Silicon M1: Ditching x86 - What to Expect, Based on A14". www.anandtech.com. Retrieved 25 November 2020.
  39. ^ Stam, Nick (11 August 2014). "Mile High Milestone: Tegra K1 "Denver" Will Be First 64-bit ARM Processor for Android". NVidia. Retrieved 11 August 2014.
  40. ^ Gwennap, Linley. "Denver Uses Dynamic Translation to Outperform Mobile Rivals". The Linley Group. Retrieved 24 April 2015.
  41. ^ Ho, Joshua (25 August 2016). "Hot Chips 2016: NVIDIA Discloses Tegra Parker Details". Anandtech. Retrieved 25 August 2016.
  42. ^ a b De Gelas, Johan (16 December 2014). "ARM Challenging Intel in the Server Market". Anandtech. Retrieved 8 March 2017.
  43. ^ a b De Gelas, Johan (15 June 2016). "Investigating the Cavium ThunderX". Anandtech. Retrieved 8 March 2017.
  44. ^ a b "64-bit Cortex Platform To Take On x86 Servers In The Cloud". electronic design. 5 June 2014. Retrieved 7 February 2015.
  45. ^ a b "ThunderX_CP™ Family of Workload Optimized Compute Processors" (PDF). Cavium. 2014. Retrieved 7 February 2015.
  46. ^ "A Look at Cavium's New High-Performance ARM Microprocessors and the Isambard Supercomputer". WikiChip Fuse. 3 June 2018. Retrieved 17 June 2019.
  47. ^ "⚙ D30510 Vulcan is now ThunderX2T99". reviews.llvm.org.
  48. ^ Kennedy, Patrick (7 May 2018). "Cavium ThunderX2 256 Thread Arm Platforms Hit General Availability". Retrieved 10 May 2018.
  49. ^ "⚙ D21500 [AARCH64] Add support for Broadcom Vulcan". reviews.llvm.org.
  50. ^ https://hpcuserforum.com/presentations/santafe2014/Broadcom%20Monday%20night.pdf[베어 URL PDF]
  51. ^ "The Linley Group - Processor Conference 2013". www.linleygroup.com.
  52. ^ "ThunderX2 ARM Processors- A Game Changing Family of Workload Optimized Processors for Data Center and Cloud Applications - Cavium". www.cavium.com.
  53. ^ "Broadcom Announces Server-Class ARMv8-A Multi-Core Processor Architecture". Broadcom. 15 October 2013. Retrieved 11 August 2014.
  54. ^ a b c Kennedy, Patrick (9 May 2018). "Cavium ThunderX2 Review and Benchmarks a Real Arm Server Option". Serve the Home. Retrieved 10 May 2018.
  55. ^ a b c d Frumusanu, Andrei (16 March 2020). "Marvell Announces ThunderX3: 96 Cores & 384 Thread 3rd Gen Arm Server Processor".
  56. ^ Ganesh T S (3 October 2014). "ARMv8 Goes Embedded with Applied Micro's HeliX SoCs". AnandTech. Retrieved 9 October 2014.
  57. ^ Morgan, Timothy Prickett (12 August 2014). "Applied Micro Plots Out X-Gene ARM Server Future". Enterprisetech. Retrieved 9 October 2014.
  58. ^ a b De Gelas, Johan (15 March 2017). "AppliedMicro's X-Gene 3 SoC Begins Sampling". Anandtech. Retrieved 15 March 2017.
  59. ^ "Snapdragon 820 and Kryo CPU: heterogeneous computing and the role of custom compute". Qualcomm. 2 September 2015. Retrieved 6 September 2015.
  60. ^ Frumusanu, Ryan Smith, Andrei. "The Qualcomm Snapdragon 820 Performance Preview: Meet Kryo".
  61. ^ a b c Smith, Andrei Frumusanu, Ryan. "The Snapdragon 845 Performance Preview: Setting the Stage for Flagship Android 2018". Retrieved 11 June 2018.
  62. ^ Shilov, Anton (16 December 2016). "Qualcomm Demos 48-Core Centriq 2400 SoC in Action, Begins Sampling". Anandtech. Retrieved 8 March 2017. In 2015, Qualcomm teamed up with Xilinx and Mellanox to ensure that its server SoCs are compatible with FPGA-based accelerators and data-center connectivity solutions (the fruits of this partnership will likely emerge in 2018 at best).
  63. ^ a b c d Cutress, Ian (20 August 2017). "Analyzing Falkor's Microarchitecture". Anandtech. Retrieved 21 August 2017. The CPU cores, code named Falkor, will be ARMv8.0 compliant although with ARMv8.1 features, allowing software to potentially seamlessly transition from other ARM environments (or need a recompile). The Centriq 2400 family is set to be AArch64 only, without support for AArch32: Qualcomm states that this saves some power and die area, but that they primarily chose this route because the ecosystems they are targeting have already migrated to 64-bit. Qualcomm’s Chris Bergen, Senior Director of Product Management for the Centriq 2400, stated that the majority of new and upcoming companies have started off with 64-bit as their base in the data center, and not even considering 32-bit, which is a reason for the AArch64-only choice here. [..] Micro-op cache / L0 I-cache with Way prediction [..] The L1 I-cache is 64KB, which is similar to other ARM architecture core designs, and also uses 64-byte lines but with an 8-way associativity. To software, as the L0 is transparent, the L1 I-cache will show as an 88KB cache.
  64. ^ Shrout, Ryan (8 November 2017). "Qualcomm Centriq 2400 Arm-based Server Processor Begins Commercial Shipment". PC Per. Retrieved 8 November 2017.
  65. ^ a b Ho, Joshua. "Hot Chips 2016: Exynos M1 Architecture Disclosed".
  66. ^ a b Frumusanu, Andrei. "Samsung Announces Exynos 8890 with Cat.12/13 Modem and Custom CPU".
  67. ^ a b Frumusanu, Andrei (23 January 2018). "The Samsung Exynos M3 - 6-wide Decode with 50%+ IPC Increase". Anandtech. Retrieved 25 January 2018.
  68. ^ Frumusanu, Andrei. "Hot Chips 2016: Exynos M1 Architecture Disclosed". Anandtech. Retrieved 29 May 2017.
  69. ^ "'Neural network' spotted deep inside Samsung's Galaxy S7 silicon brain".
  70. ^ Frumusanu, Andrei. "Hot Chips 2018: Samsung's Exynos-M3 CPU Architecture Deep Dive". www.anandtech.com. Retrieved 17 June 2019.
  71. ^ Schor, David (14 January 2019). "Samsung Discloses Exynos M4 Changes, Upgrades Support for ARMv8.2, Rearranges The Back-End". WikiChip Fuse. Retrieved 17 June 2019.
  72. ^ Frumusanu, Andrei. "ISCA 2020: Evolution of the Samsung Exynos CPU Microarchitecture". www.anandtech.com. Retrieved 24 January 2021.
  73. ^ Fujitsu High Performance CPU for the Post-K Computer (PDF), 21 July 2018, retrieved 16 September 2019
  74. ^ Arm A64fx and Post-K: Game Changing CPU & Supercomputer for HPC and its Convergence of with Big Data / AI (PDF), 3 April 2019, retrieved 16 September 2019
  75. ^ "Fujitsu Successfully Triples the Power Output of Gallium-Nitride Transistors - Fujitsu Global". www.fujitsu.com. Retrieved 23 November 2020.
  76. ^ Schor, David (3 May 2019). "Huawei Expands Kunpeng Server CPUs, Plans SMT, SVE For Next Gen". WikiChip Fuse. Retrieved 13 December 2019.