셈법
Semulation | 이 기사는 대체로 또는 전적으로 단일 출처에 의존한다.– · · · · (2021년 2월) |
 | 이 글은 지나치게 기술적인 용어를 사용하거나 백과사전 기사처럼 쓰이지 않을 수 있는 연구 논문이나 과학 저널처럼 쓰여진다.로 하여 해 . (2021년 2월 (이 템플릿 및 알아보기 |
Semulation은 시뮬레이션과 에뮬레이션의 컴퓨터 과학과 관련된 portmantau로 시뮬레이터를 통해 에뮬레이션을 제어하는 과정을 나타낸다.
컴퓨터 과학의 의미
디지털 하드웨어는 VHDL, Verilog 또는 System Verilog와 같은 HDL(하드웨어 설명 언어)을 사용하여 설명된다.이러한 설명은 문제별 테스트벤치와 함께 시뮬레이션된다.대부분의 IP 설계의 초기 기능 검증은 레지스터 전송 레벨(RTL) 또는 게이트 레벨에서 시뮬레이션을 통해 이루어진다.이벤트 기반 시뮬레이션 방법에서는 일반 컴퓨터가 구현된 하드웨어를 병렬로 처리할 수 없기 때문에 코드가 CPU에 의해 순차적으로 처리되어야 한다.이러한 순차적 접근방식은 특히 칩 설계의 복잡한 시스템에서 긴 시뮬레이션 시간으로 이어진다.
시뮬레이션 후 최종 하드웨어(예: FPGA, ASIC)에 맞도록 RTL 설명을 합성해야 한다.이 단계는 실제 하드웨어가 일반적으로 시뮬레이션 모델만큼 이상적이지 않기 때문에 많은 불확실성을 가져온다.현실 세계와 시뮬레이션의 차이는 하드웨어 설계에 에뮬레이션을 사용하는 주요 원인이다.
일반적으로 시뮬레이션과 에뮬레이션 환경은 두 개의 독립적인 시스템이다.반론은 두 방법의 공생이다.계산에서 하드웨어 설계의 한 부분은 소프트웨어에서 순차적으로 처리되며(예: 테스트벤치) 다른 부분은 에뮬레이션된다.
다음 블록 차트에 의미에 대한 설계 흐름의 예가 설명되어 있다.
데이터베이스는 설계 및 테스트벤치 파일과 블록의 시뮬레이션 또는 에뮬레이션 여부에 대한 정보를 보관한다.왼쪽 부분은 HDL 시뮬레이터를 위해 설계 파일을 컴파일해야 하는 정상적인 시뮬레이션 경로를 보여준다.상태 차트의 오른쪽 부분은 에뮬레이션 시스템의 흐름을 처리한다.FPGA에 대한 설계 파일은 적절한 대상 기술에 합성되어야 한다.에뮬레이션의 주요 포인트는 에뮬레이션 시스템과 HDL 시뮬레이터 사이의 연결이다.인터페이스는 시뮬레이터가 연결된 하드웨어를 다루기 위해 필요하다.
의미론의 장점
- 시뮬레이션 가속:HDL 시뮬레이터로 거대한 디자인을 시뮬레이션하는 것은 지루한 일이다.설계자가 설계의 일부를 에뮬레이션 시스템으로 이전하고 HDL 시뮬레이션으로 이를 공동 시뮬레이션하면 시뮬레이션 실행 시간을 줄일 수 있다.
- 설계 흐름 초기에 실제 하드웨어 사용.
참조
- D. 슐러와 S.Reichör, Semulation: FPGA 개발 프로세스 터보차징알터사 백서
