로드 스토어 아키텍처
Load–store architecture로드 스토어 아키텍처(load-store architecture) 또는 레지스터 아키텍처(register architecture)는 컴퓨터 공학에서 명령어를 메모리 액세스(메모리와 레지스터 간의 로드 및 저장)와 ALU 연산(레지스터 간에만 발생)의 두 가지 범주로 나누는 명령어 집합 아키텍처입니다.[1]: 9–12
PowerPC, SPARC, RISC-V, ARM 및 MIPS와 같은 일부 RISC 아키텍처는 로드 스토어 아키텍처입니다.[1]: 9–12
예를 들어 로드 스토어 접근 방식에서는 ADD 작업을 위한 피연산자와 목적지가 모두 레지스터에 있어야 합니다. 이것은 ADD 연산을 위한 피연산자 중 하나가 메모리에 있고 다른 하나가 레지스터에 있는 레지스터-메모리 아키텍처(예: x86과 같은 CISC 명령어 세트 아키텍처)[1]: 9–12 와 다릅니다.
로드 스토어 아키텍처의 가장 초기 예는 CDC 6600입니다.[1]: 54–56 거의 모든 벡터 프로세서(많은 GPU[2][better source needed] 포함)는 로드 스토어 방식을 사용합니다.[3]
참고 항목
참고문헌
- ^ a b c d Michael J. Flynn (1995). Computer architecture: pipelined and parallel processor design. ISBN 0867202041.
- ^ "AMD GCN reference" (PDF).
- ^ Harvey G. Cragon (1996). Memory systems and pipelined processors. pp. 512–513. ISBN 0867204745.
