켄 배처

Ken Batcher

케네스 에드워드 배처(Kenneth Edward Batcher, 1935년 12월 ~ 2019년 8월)는 켄트 주립대학 컴퓨터과학 명예교수였다.그는 또한 28년간 오하이오주 애크런의 Goodyear Aerospace에서 컴퓨터 건축가로 일했다.

조기생활과 교육

그는 1935년 12월 뉴욕시 퀸즈에서 로이스와 랄프 배처 사이에서 태어났다.그는 2019년 8월 스토우 오하이오주에서 사망했다.그의 부모는 아이오와 주립대에서 만났고, 졸업 후 뉴욕시로 이주했다.그의 아버지 랄프 R. 배처는 1932년 파산할 때까지 A. H. 그레베 라디오 회사의 수석 엔지니어였다.[2]그는 브루클린 공업 고등학교를 졸업했다.[3]배처는 1957년 아이오와 주립대학에서 학사 학위를 받고 졸업했다.1964년, 배처는 일리노이 대학에서 전기공학 박사학위를 받았다.

그의 경력과 업적

Goodyear에서 그가 작업한 디자인 중에는 다음과 같은 것들이 있다.

그는 여러 개의 기술 논문을 발표했고 14개의 특허를 소유하고 있다."그는 홀수 짝수 병합과 비토닉 병합이라는 두 개의 병렬 정렬 알고리즘을 발견했다."그는 또한 다차원을 따라 접근이 가능한 랜덤 액세스 메모리에서 데이터 방식을 앞다퉈 찾아낸 사람이다.이 메모리들은 스타란과 MPP 병렬 프로세서에서 사용되었다.[3][4]

수상

1980년에 그는 기술 업적으로 Goodyear Aerospace Corporation이 수여하는 Arnstein 상을 받았다.[3]

1990년, 바쳐는 병렬 컴퓨터에 대한 선구적인 업적으로 ACM/IEEEE Eckert-Mauchly 상을 받았다.그는 14개의 특허를 가지고 있다.

2007년, 배처는 IEEE Symour Cray Computer Engineering Award; "병렬 정렬 알고리즘, 상호 접속 네트워크, STARAN 및 MPP 컴퓨터의 선구적 설계 등 대규모 병렬 연산에 대한 근본적 이론적·실용적 공헌을 위해" 상을 받았다.

그는 두 가지 중요한 병렬 정렬 알고리즘, 즉 홀수 짝수 병합과 비토닉 병합 알고리즘을 발견한 공로를 인정받고 있다.[5][6]

배처는 "슈퍼컴퓨터는 컴퓨팅에 얽매인 문제를 I/O에 바인딩된 문제로 전환하는 장치"라는 반 심각하고 반인륜적인 정의로 알려져 있다.

출판물

  • 분류 네트워크 및 응용 프로그램, 1968년 스프링 공동 컴퓨터 컨퍼런스, AFIPS Proc. vol. 32, 페이지 307–314.

"저널 기사"의 작성자 또는 공동 작성자 역할[3]

  • NOR 네트워크의 안정 상태 수, IEEE 트랜스.1965년 12월, 제6권 EC-14권, 페이지 931–932.
  • STARAN, IEEE 트랜스의 다차원 액세스 메모리.1977년 2월, 제2권 C-26호, 페이지 174–177.
  • 대규모 병렬 프로세서, IEEE 트랜스의 설계컴퓨터, vol.C-29, 번호 9, 836–840, 1980년 9월.
  • 비트-시리얼 병렬 처리 시스템, IEEE 트랜스.컴퓨터, vol.C-31, 번호 5, 377–384, 1982년 5월.
  • 일반 큐브 네트워크, IEEE 전송에 다중 오류 허용 오차 추가.병렬 및 분산 시스템 vol. 5, 8, 페이지 785–792, 1994년 8월(C. J. Shehi와 공동 저술).
  • 다방향 병합 정렬 네트워크, IEEE Trans.병렬 및 분산 시스템, 제6권 2, 페이지 211–215, 1995년 2월(De-Lei Lee와 공동저자).
  • 비토닉 정렬, IEEE 트랜스에서 통신 최소화병렬 및 분산 시스템 관련, 제11권 제5호 페이지 459–474, 2000년 5월(이재동 공동저자)

Kenneth E. Batcher가 저술한 책장

  • STARAN 컴퓨터, 인포텍 슈퍼컴퓨터에 관한 예술 보고서, 제2, 페이지 33–49, 1979.
  • MPP: 고속 이미지 프로세서, 알고리즘적으로 특화된 병렬 컴퓨터, 스나이더, 제이미슨, 개논, 그리고 시겔이 편집한, 1985년, 페이지 59–68.
  • J. L. Potter가 편집한 대량 병렬 프로세서 시스템 개요, MIT Press, 1985, 페이지 142–149.
  • Array Unit, The Massive Parallel Processor by J. L. Potter, 1985년 MIT Press, 페이지 150–169.
  • 어레이 제어 장치, J. L. Potter가 편집한 대규모 병렬 프로세서, MIT Press, 1985, 페이지 170–190.
  • Staging Memory, The Massage Parter가 편집한 MIT Press, 1985, 페이지 191–204.
  • MPP 시스템 소프트웨어, J. L. Potter가 편집한 대규모 병렬 프로세서, MIT Press, 1985, 페이지 261–275.
  • 회고: 대규모 병렬 프로세서의 아키텍처, 25년. 컴퓨터 건축에 관한 심포지엄 - ACM Press, 1998, 페이지 15–16의 Gurindar Sohi가 편집한 선택 논문.[3]

케네스 E. 배쳐를 발명가 또는 발명가 중 한 명으로 하는 미국 특허

특허번호는 제목과 발행연도가 그 뒤를 잇다.[3]

  • 3,183,363 논리 기계화 시스템, 1965 (다중 발명가)
  • 3,300,762 복수 응답 확인 장치, 1967
  • 3,418,632 데이터 병합 평균, 1968
  • 3,428,946 데이터 병합 평균 1969
  • 3,605,024 긴 레지스터의 데이터 이동을 위한 장치, 1971
  • 3,681,781 저장 및 검색 방법, 1972
  • 3,711,692 데이터 필드의 추가에 의한 수 결정, 1973
  • 3,786,448 다중 액세스 도금 와이어 메모리, 1974년(여러 발명가)
  • 3,800,289 다차원 액세스 솔리드 스테이트 메모리, 1974년
  • 3,812,467 순열 네트워크, 1974년
  • 3,936,806 솔리드 스테이트 연관 프로세서 조직, 1976
  • 4,314,349 병렬 어레이 프로세서의 처리 요소, 1982
  • 4,727,474 대규모 병렬 프로세서를 위한 스테이징 메모리, 1988
  • 5,153,843 다단계 상호접속망 배치, 1992

참고 항목

참조

  1. ^ "Archived copy" (PDF). Archived from the original (PDF) on 2019-05-17. Retrieved 2018-03-05.{{cite web}}: CS1 maint: 타이틀로 보관된 사본(링크)
  2. ^ Early Electronic Television, Early TV In New York, 2018년 3월 5일 회수된 웨이백 머신에 2017-01-02 보관
  3. ^ a b c d e f 케네스 E. 배쳐가 2018년 3월 5일 회수
  4. ^ Kenneth E. Batcher, 2018년 3월 5일 회수된 웨이백 머신에 2018년 11월 21일 보관
  5. ^ Cormen, Thomas H.; Charles E. Leiserson; Ronald L. Rivest; Clifford Stein (2001). Introduction to Algorithms (2e ed.). MIT Press and McGraw-Hill. ISBN 0-262-03293-7.
  6. ^ 도널드 E. 크누스컴퓨터 프로그래밍의 기술.제3권: 정렬 및 검색.Second Edition(레딩, 매사추세츠 주:애디슨-웨슬리, 1998), 시브+780pp.+폴드아웃.ISBN 0-201-89685-0"
  • Batcher, K. E, "대량 병렬 프로세서의 설계", IEEE 컴퓨터 트랜잭션, Vol.1980년 9월 C29, 836-840.

외부 링크

문학

  • Leonard Uhr. 인공지능을 위한 멀티 컴퓨터 아키텍처:빠르고 강력한 병렬 시스템으로 전환.— John Wiley & Sons, 1987.— 358 페이지 — ISBN 9780471849797.
  • Laxmikant V. Kalé, Edgar 솔로몬익 분류(аг). // 병렬 컴퓨팅 백과사전: — Springer, 2011. — P. 1855-1861. — ISBN 978-0-387-09765-7.
  • 셀림G.Akl Bitonic Sort (apasнл. // Parallel Computing 백과사전 : 백과사전.— 스프링거, 2011. — P. 139-146. — ISBN 978-0-387-09765-7.
  • 셰레나즈 W. 알 하지 바다르, 케네스 E. 배처.비토닉 병합 // 정렬 네트워크 설계: 새로운 패러다임— 스프링거, 2012. — — 2-5. — 148 — ISBN 978-1461418504.
  • 도널드 E. 크누스정렬// 컴퓨터 프로그래밍의 기술.— 2. — Addison-Wesley, 1998. — — — —. 212-247. — 780 80. — ISBN 9780201896855.
  • 토마스 H. 코멘, 찰스 E.Leiserson, Ronald L. Rivest, Clifford Stein.비트소닉 정렬 // 알고리즘 소개 — 2. — MIT 프레스, 2001. — — 608-611.— 984 с. — ISBN 9780070131514.
  • 베스톨트 뵈킹, 헬무트 알트, 마틴 디테스펠빙거, 뤼디거 레이슈크, 크리스티안 셰이델러, 헤리베르트 볼머, 도로테아 바그너.플러그가 뽑히지 않은 알고리즘 연결되지 않은 알고리즘.— Springer, 2010. — — — 406 — ISBN 9783642153280.
  • 병렬 컴퓨팅의 SIMD 모델.로버트 사이퍼, 호르헤 L.C.산즈. — 스프링거, 2012. — — 28. — 149 — ISBN 9783642153280.
  • 모리스 헐리, 니르 샤빗멀티프로세서 프로그래밍의 기술, 개정된 재인쇄.— Exvier, 2012. — 292. — 536 36. — ISBN 9780123977953.
  • 러스 밀러, 로렌스 복서병렬 컴퓨터 // 알고리즘의 비트소닉 정렬 순차 & 병렬: 통합 접근법— Cengage Learning, 2012. — — 146-148. — 416 — ISBN 9781133366805.