라인의 앞쪽 끝

Front end of line
BEOL(금속화 계층) 및 FEOL(기기)
CMOS 제작 공정

전선(FEOL)은 반도체에서 개별 장치(트랜지스터, 캐패시터, 저항기 등)가 패턴화된 IC 제조의 첫 번째 부분이다.[1]FEOL은 일반적으로 금속 인터커넥트 레이어의 증착까지는 포함하지 않지만 모든 것을 포함한다.

CMOS 프로세스의 경우 FEOL은 완전히 격리된 CMOS 요소를 형성하는 데 필요한 모든 제작 단계를 포함한다.

  1. 사용할 웨이퍼 유형 선택(화학 기계식 평면화 및 웨이퍼 청소)
  2. 얕은 트렌치 절연(STI)(또는 초기 공정의 LOCOS, 형상 크기가 0.25μm 미만)
  3. 우물형성
  4. 게이트 모듈 구성
  5. 소스배출 모듈 구성

참고 항목

참조

  1. ^ Karen A. Reinhardt and Werner Kern (2008). Handbook of Silicon Wafer Cleaning Technology (2nd ed.). William Andrew. p. 202. ISBN 978-0-8155-1554-8.

추가 읽기

  • "CMOS: 회로 설계, 레이아웃 및 시뮬레이션" Wiley-IEEE, 2010.ISBN 978-0-470-88132-3. 페이지 177-178(CMOS 프로세스 통합 7.2장), 180-199페이지(7.2.1 프런트 엔드 통합)