Eutectic 본딩

Eutectic bonding
빈 Au-Si 공극접합 웨이퍼의 초음파 영상
패턴이 있는 Au-Si 공학적 접합 웨이퍼의 초음파 영상

Eutectic 본딩(Eutectic Bonding)은 Eutectic 시스템을 생산할 수 있는 중간 금속 층으로 웨이퍼 본딩 기법을 설명한다.이 금속들은 2상 평형, 즉 액체와 고체 상태를 거치지 않고 특정한 구성과 온도에서 고체 상태에서 액체 상태로 직접 변형되는 합금이다.두 개 이상의 순수 원소의 녹는 온도보다 훨씬 낮을 수 있다는 사실은 이질 결합에서 중요한 의미를 가질 수 있다.null

Eutectic 합금은 스퍼터링, 이중 소스 증발 또는 전기 도금에 의해 침전된다.그것들은 또한 순수 물질의 확산 반응과 그 후에 지구적 구성의 녹음에 의해 형성될 수 있다.[2]null

이질-이질-이질-이식성에서의 격자 불일치 등의 근본적인 문제를 극복하기 위해 Si 전자와의 광전자 통합의 일반적인 목적을 위해 GaAs-AlGaAs와 같은 상피 물질을 Si 기질에 전달하기 위한 Eutectic 본딩은 1992년 Venkasubramanian et al.에 의해 개발되고 보고되었다.[3] 태양전지를 위한 그러한 금속 접합 GaAs-AlGaAs 재료의 장치 성능 검증은 1994년 Venkatasubraman 등으로부터 추가 보고되었다.[4] Eutectic 본딩은 밀폐된 패키지와 전기적 상호연결을 단일 프로세스 내에서 생성할 수 있다(초음파 영상 비교).또한 이 절차는 낮은 처리 온도, 최종 조립에서 유도된 낮은 응력, 높은 본딩 강도, 큰 제작 수율 및 양호한 신뢰도에서 수행된다.그러한 속성은 기판 사이의 열팽창 계수에 따라 달라진다.[1]null

Eutectic 본딩을 위한 가장 중요한 파라미터는 다음과 같다.

  • 결합 온도
  • 접합 기간
  • 공구 압력

개요

Eutectic 본딩은 실리콘(Si)이 수많은 금속과 합금하여 Eutectic 시스템을 형성하는 능력에 기초한다.가장 많이 확립된 지각 형성물은 금(Au)을 사용한 Si 또는 알루미늄(Al)을 사용한 것이다.[5]이 접착 절차는 Au/Al 필름으로 코팅되고 부분적으로 접착 층으로 코팅된 Si 또는 유리 웨이퍼에 가장 일반적으로 사용된다(아래 이미지와 비교).null

Si 웨이퍼를 (l) 유리 또는 (r) 실리콘 웨이퍼에 Au 또는 Al 레이어로 코팅한 본딩.[5]

Si-Au 부부는 예외적으로 낮은 지구온도, 이미 다이 본딩에 널리 사용되고 있으며 알 인터커넥트와의 호환성이라는 장점을 가지고 있다.[6]또한 반도체 제조 시 웨이퍼 본딩에 자주 사용되는 Eutectic 합금이 표에 표시되어 있다.올바른 합금을 선택하는 것은 가공 온도와 사용 재료의 호환성에 따라 결정된다.[7]null

일반적으로 사용되는 Eutectic 합금
에우텍틱 합금 자연적 구성 지구온도
아우인 0.6 / 99.4 wt-% 156 °C
Cu-Sn 5 / 95 wt-% 231 °C
오에스네[8] 80 / 20 wt-% 280°C
아우게 72 / 28 wt-% 361 °C
오우시 97.15 / 2.85 wt-% 섭씨 370도
알게[9] 49 / 51 wt-% 섭씨 419도
알시 87.5 / 12.5 wt-% 580 °C
Si-Au 위상 다이어그램.[1]

또한 본딩은 직접 본딩보다 기질 거칠기 및 평면성에 관한 제약이 적다.양극 본딩과 비교하여 정전기 MEMS에 해로울 수 있는 고전압이 필요하지 않다. 또한, Eutectic 본딩 절차는 유기 중간층과의 본딩보다 더 나은 아웃가싱과 헤르메티티를 촉진한다.[10]유리 프릿 본딩과 비교했을 때, 실링 링 기하학적 구조의 감소, 헤르메티시티 레벨의 증가 및 기기 크기 축소가 가능하다는 장점이 있다.Eutectic seal의 기하학적 구조는 두께가 1 - 5 µm이고 너비가 50 µm 이상인 것이 특징이다.경구 합금의 사용은 전기 전도 및 재분배 층과의 인터페이스 제공의 장점을 가지고 있다.null

Eutectic 본딩 절차의 온도는 사용된 재료에 따라 달라진다.본딩은 특정 중량과 온도에서 발생한다(예:[5] Au 중간 층의 경우 2.85 wt-% Si에서 370 °C).null

Eutectic Bonding 절차는 다음과 같은 단계로 나뉜다.[11]

  1. 기질 가공
  2. 접착 전 상태 조절(산화물 제거 등)
  3. 본딩 프로세스(온도, 기계압력 몇 분간)
  4. 냉각공정

절차 단계

전처리

표면 준비는 성공적인 지질 결합을 달성하기 위한 가장 중요한 단계다.이 접착 절차는 산화층에 대한 Au의 낮은 습윤성에 기초하여 실리콘 기판의 산화물이 매우 제한적이기 때문이다.이것은 지각 결합의 접착 불량으로 이어진다.실리콘 표면의 산화물은 확산 장벽의 역할을 한다.[6]표면 준비의 주요 업무는 산화물을 제거하거나 접착 층을 증착하여 경구 금속의 침적을 촉진하는 것이다.[12]null

기존 고유 산화물 층 습식 화학 에칭(HF 클린)을 제거하기 위해 건조 화학 에칭 또는 다양한 유형의 결정체를 가진 화학 증기 증착(CVD)을 사용할 수 있다.또한2 H 플라즈마 및 CF4 플라즈마와 같은 건조 산화물 제거 프로세스를 이용한 표면 전처리도 필요하다.[1]null

원치 않는 표면막 제거, 즉 산화물 제거의 추가적인 방법은 부착 과정에서 초음파를 적용하는 것이다.[13]공구를 내리자마자 웨이퍼와 기판 사이에 상대 진동이 가해진다.일반적으로 산업용 본더는 진동 주파수가 60Hz이고 진동 진폭이 100µm인 초음파를 사용한다.[14]산화물 제거에 성공하면 단단하고 밀폐적으로 팽팽한 연결이 된다.[5]null

Ni/Pt의 선택적 레이어를 포함한 일반적인 웨이퍼 구성 방식.

두 번째 방법은 접착 레이어를 사용하여 Si 웨이퍼에 금속이 부착되도록 하는 것이다.이 얇은 중간 금속 층은 산화물과 경구 금속과 잘 밀착된다.Au-Si 화합물에 적합한 금속은 티타늄(Ti)과 크롬(Cr)이며, 그 결과 Si-SiO-Ti-Au2 또는 Si-SiO-Cr-Au와2 같다.접착층은 실리콘이 사용된 물질로 확산되어 산화물 분해를 위해 사용된다.일반적인 웨이퍼는 산화물 30~200nmTi 또는 Cr 레이어의 실리콘 웨이퍼와 500nm 이하 두께의 Au 레이어로 구성된다.null

웨이퍼 제작에서는 금과 기질 웨이퍼 사이에 니켈(Ni) 또는 백금(Pt) 레이어가 확산 장벽으로 추가된다.[10]확산 장벽은 Au와 Ti/Cr 사이의 상호작용을 방지하고 신뢰성과 균일한 결합을 형성하기 위해 더 높은 온도를 요구한다.또한 티타늄과 크롬에 함유된 실리콘의 용해도는 티타늄을 통한 실리콘이 금으로 확산되는 것에 기초한 Au-Si의 공학적 조성의 발전을 막을 수 있다.[6]null

일반적으로 Eutectic 재료와 옵션 접착 레이어는 이중 구성 요소 전기 도금, 이중 소스 증발(물리적 증기 증착) 또는 복합 합금 스퍼터링에 의해 한 층의 합금으로 접근한다.[12]null

실리콘에서 가장 확립된 Au 층의 오염 제거는 일반적으로 물 플러싱과 웨이퍼 난방을 통해 실현된다.[1]null

본딩 프로세스

기판과의 접촉은 표면의 전처리 후 직접 도포하여 산화물 재생을 방지한다.금속 산화(Au가 아님)의 접착 절차는 일반적으로 4%의 수소와 질소 등의 불활성 운반 가스 흐름의 감소된 대기에서 이루어진다.본딩 장비에 대한 요구사항은 웨이퍼의 열 및 압력 균일성에 있다.이를 통해 균일하게 압축된 밀봉선이 가능하다.[2]null

기판은 가열된 스테이지에 정렬되고 고정되며 실리콘 웨이퍼는 가열된 공구에 고정된다.본딩 챔버에 삽입된 기판은 정렬 상태를 유지하면서 접촉된다.층들이 원자 접촉하는 즉시 그 사이의 반응이 시작된다.반응을 지지하기 위해 기계적 압력을 가하여 지각 온도 이상으로 가열한다.[1]null

실리콘 기질에 들어가는 금의 확산성과 용해성은 결합 온도가 상승함에 따라 증가한다.일반적으로 접착 절차에서는 지각 온도보다 높은 온도가 선호된다.이로 인해 더 두꺼운 Au-Si 합금 층이 형성되고 더 강한 Eutectic 결합이 형성될 수 있다.[15]null

높은 온도에서 층이 원자 접촉하는 즉시 확산이 시작된다.[1]경구 복합체를 함유한 접촉 표면층이 녹으면서 액상 합금을 형성하고, 포화 조성에 도달할 때까지 더 많은 혼합 과정과 확산을 가속화한다.[16][17]null

웨이퍼 본딩에 일반적으로 사용되는 기타 공통적인 Eutectic 본딩 합금에는 Au-Sn, Al-Ge, Au-Ge, Au-In 및 Cu-Sn이 포함된다.[9]

선택한 본딩 온도는 보통 지각 온도보다 어느 정도 높기 때문에 용융은 점성이 떨어지고 원자 접촉이 없는 표면 영역에 대한 높은 거칠기로 인해 쉽게 흐른다.[12]본딩 인터페이스 밖에서 용융이 눌리지 않도록 하려면 본딩 파라미터 컨트롤의 최적화가 필요하다(예: 웨이퍼의 저력).그렇지 않으면 사용된 구성부품(전기 및 기계)의 단락 또는 장치 오작동으로 이어질 수 있다.[1]웨이퍼를 가열하면 금 표면 위에 미세한 실리콘 마이크로 구조가 형성되어 표면 질감이 변화한다.[17]null

냉각공정

Si와 Au 사이의 접합 인터페이스의 단면 SEM 영상(80.3 Si 원자 비율)[1]

재료 혼합은 온도가 지각점 이하로 감소하거나 농도비가 변할 때 굳는다(Si-Au: T < 370 °C).[1]고체화는 실리콘 기질 위에 실리콘과 금이 상피적으로 성장하여 다결정 금 합금(본딩 인터페이스의 단면 이미지와 비교)에서 수많은 작은 실리콘 섬이 튀어나오게 된다.[6]이것은 70 MPa 정도의 접착 강도를 유발할 수 있다.

중요성은 적절한 공정 매개변수(즉, 충분한 본딩 온도 제어)에 있다.[17]그렇지 않으면 열팽창계수의 불일치로 인한 응력으로 인해 결합이 균열된다.이 스트레스는 시간이 지남에 따라 완화될 수 있다.[6]null

예

높은 본딩 강도에 기초하여 이 절차는 압력 센서 또는 유체 소자에 특별히 적용된다.또한 여러 웨이퍼 위에 전자 및/또는 마이크로 기계 기능이 있는 스마트 마이크로 기계 센서 및 액추에이터도 제작할 수 있다.[17]null

기술 사양

자재

기질:

  • 시시
  • 접착층 포함 시유리

중간 계층:

  • Au
  • AG
온도
  • Au: 375°C
  • 알: 570°C
이점
  • 최종 조립에서 유도된 낮은 결과 응력
  • 좋은 신뢰성
  • 대량생산.
  • 표면 지형과 거칠기에 대한 낮은 수요
  • 간단한 공정 기술
  • 높은 접착 강도
  • 비교적 작은 실링 링 기하학
  • 가능한 작은 장치 피쳐 크기
단점
  • 중간층과 웨이퍼 재료의 다른 CTE
  • 기계적 스트레스로 인한 광범위한 연결 제한
  • 실리콘 표면의 산화 방지를 위한 추가 기술 절차
리서치즈
  • 저용융 합금
  • SLID 본딩

참조

  1. ^ a b c d e f g h i j k Lin, Y.-C.; Baum M.; Haubold, M.; Fromel J.; Wiemer, M.; Gessner T.; Esashi, M. (2009). "Development and evaluation of AuSi eutectic wafer bonding". Solid-State Sensors, Actuators and Microsystems Conference, 2009. TRANSDUCERS 2009. International. pp. 244–247. doi:10.1109/SENSOR.2009.5285519.
  2. ^ a b Farrens, S.; Sood, S. (2008). "Wafer Level Packaging: Balancing Device Requirements and Materials Properties". IMAPS. International Microelectronics and Packaging Society. SUSS MicroTec. Archived from the original on 2011-09-25. Retrieved 2011-05-15.
  3. ^ Venkatasubramanian, Rama (1992). "High Quality Eutectic-Metal-Bonded AlGaAs-GaAs Thin Films on Si Substrates". Appl. Phys. Lett. 60: 886–889.
  4. ^ Venkatasubramanian, Rama (1994). "Optoelectronic Properties of Eutectic-Metal-Bonded (EMB) GaAs-AlGaAs Structures on Si Substrates". Solid State Electronics. 37: 1809–1815.
  5. ^ a b c d G. Gerlach; W. Dötzel (2008). Ronald Pething (ed.). Introduction to Microsystem Technology: A Guide for Students (Wiley Microsystem and Nanotechnology). Wiley Publishing. ISBN 978-0-470-05861-9.
  6. ^ a b c d e R. F. Wolffenbuttel (1997). "Low-temperature intermediate Au-Si wafer bonding; eutectic or silicide bond". Sensors and Actuators A: Physical. 62 (1–3): 680–686. doi:10.1016/S0924-4247(97)01550-1.
  7. ^ Farrens, S. (2008). Latest Metal Technologies for 3D Integration and MEMS Wafer Level Bonding (Report). SUSS MicroTec Inc.
  8. ^ Matijasevic, G.S.; Lee C.C.; Wang, C.Y. (1993). "Au-Sn alloy phase diagram and properties related to its use as a bonding medium". Thin Solid Films. 223 (2): 276–287. doi:10.1016/0040-6090(93)90533-U.
  9. ^ a b Sood, S.; Farrens S.; Pinker, R.; Xie J.; Cataby, W. (2010). "Al-Ge Eutectic Wafer Bonding and Bond Characterization for CMOS Compatible Wafer Packaging". ECS Transactions. Vol. 33. pp. 93–101. doi:10.1149/1.3483497.
  10. ^ a b Lani, S.; Bosseboeuf, A.; Belier, B.; Clerc, C.; Gousset, C.; Aubert, J. (2006). "Gold metallizations for eutectic bonding of silicon wafers". Microsystem Technologies. Vol. 12. pp. 1021–1025. doi:10.1007/s00542-006-0228-6.
  11. ^ M. Wiemer; J. Frömel; T. Gessner (2003). "Trends der Technologieentwicklung im Bereich Waferbonden". In W. Dötzel (ed.). 6. Chemnitzer Fachtagung Mikromechanik & Mikroelektronik. Vol. 6. Technische Universität Chemnitz. Technische Universität Chemnitz. pp. 178–188.
  12. ^ a b c Farrens, S. (2008). "Wafer-Bonding Technologies and Strategies for 3D ICs. Chapter 4". In Tan, C. S.; Gutmann, R. J.; Reif, L. R. (eds.). Wafer Level 3-D ICs Process Technology. Integrated Circuits and Systems. Springer US. pp. 49–85. doi:10.1007/978-0-387-76534-1.
  13. ^ Schneider, A.; Rank H.; Müller-Fiedler, R.; Wittler O.; Reichl, H. (2009). "Stabilitätsbewertung eutektisch gebondeter Sensorstrukturen auf Waferlevel". In Hermann, G. (ed.). 9. Chemnitzer Fachtagung Mikromechanik & Mikroelektronik. pp. 51–56.
  14. ^ Yost, F. (1974). "Ultimate strength and morphological structure of eutectic bonds". Journal of Electronic Materials. Vol. 3, no. 2. pp. 353–369. doi:10.1007/BF02652947.
  15. ^ Cheng, Y.T.; Lin L.; Najafi, K. (2000). "Localized silicon fusion and eutectic bonding for MEMS fabrication and packaging". Journal of Microelectromechanical Systems. Vol. 9, no. 1. pp. 3–8. doi:10.1109/84.825770.
  16. ^ Kim, J.; Cheng, Y.-T.; Chiao, M.; Lin, L. (2007). "Packaging and Reliability Issues in Micro/Nano Systems". In Bhushan, B. (ed.). Springer Handbook of Nanotechnology. Springer Berlin Heidelberg. pp. 1777–1806. doi:10.1007/978-3-540-29857-1.
  17. ^ a b c d R. F. Wolffenbuttel; K. D. Wise (1994). "Low-temperature silicon wafer-to-wafer bonding using gold at eutectic temperature" (PDF). Sensors and Actuators A: Physical. 43 (1–3): 223–229. doi:10.1016/0924-4247(93)00653-L. hdl:2027.42/31608.