메모리 순위

메모리 순위는 동일한 칩 선택기에 연결된 D램 칩셋으로, 따라서 동시에 접속된다.실제로 모든 DRAM 칩은 다른 모든 명령과 제어 신호를 공유하며 각 랭크에 대한 칩 선택 핀만 분리된다(데이터 핀은 랭크에 걸쳐 공유된다).^[1]null

순위라는 용어는 메모리 산업 표준 그룹인 JEDEC에 의해 만들어지고 정의되었다.DDR, DDR2 또는 DDR3 메모리 모듈에서 각 등급은 64비트 폭의 데이터 버스(ECC를 지원하는 DIMM에서 72비트 폭)를 가진다.물리적 D램의 수는 개별 폭에 따라 달라진다.예를 들어 ×8(8비트 와이드) D램의 순위는 8개의 물리적 칩(ECC가 지원되는 경우 9개)으로 구성되지만 ×4(4비트 와이드) D램은 16개의 물리적 칩(ECC가 지원되는 경우 18개)으로 구성된다.하나의 DIMM에 여러 등급이 공존할 수 있으며, 현대의 DIMM은 1등급(단일 등급), 2등급(이중 등급), 4등급(쿼드 등급), 8등급(옥탈 등급)으로 구성될 수 있다.^{[citation needed]}null

동일한 메모리 채널에서 듀얼 랭크 UDIMM과 싱글 랭크 UDIMM 두 개 사이에는 DRAM이 서로 다른 PCB에 상주한다는 점 외에는 약간의 차이가 있을 뿐이다.메모리 컨트롤러와 DRAM 사이의 전기 연결은 거의 동일하다(어떤 칩을 선택할 경우 어느 등급으로 갈지 제외).DIMM당 순위의 수를 늘리는 것은 주로 채널당 메모리 밀도를 높이기 위한 것이다.채널의 순위가 너무 많으면 과도한 로딩이 발생하고 채널 속도가 감소할 수 있다.또한 일부 메모리 컨트롤러에는 지원되는 최대 순위 수가 있다.등록된 메모리를 사용하여 명령/주소(CA) 버스의 DRAM 로드를 줄일 수 있다.^{[citation needed]}null

순위(행이라고도 함)라는 용어를 앞지르는 것은 특히 SIMM과 함께 단면 및 양면 모듈을 사용하는 것이다. 램 칩을 운반하는 측면의 수가 순위 수에 해당하는 경우가 대부분이지만, 때로는 그렇지 않은 경우도 있다.이는 혼란과 기술적 문제로 이어질 수 있다.^[2][3]null

여러 순위 모듈의 성능

다중 순위 구성에서 메모리 성능과 관련하여 고려해야 할 몇 가지 효과가 있다.

• 멀티 랭크 모듈은 각 랭크에 여러 개의 DRAM 페이지(행)를 허용한다(일반적으로 랭크당 8페이지).이는 이미 열려 있는 행 주소를 적중시킬 가능성을 높인다.달성할 수 있는 성능 향상은 애플리케이션과 메모리 컨트롤러의 오픈 페이지 활용 능력에 크게 좌우된다.^{[citation needed]}
• 다중 순위 모듈은 데이터 버스(및 버퍼링되지 않은 DIMM에서도 CA 버스)에 더 높은 부하를 가진다.따라서 DIMMS 이상이 한 채널에 연결되면 속도가 감소할 수 있다.^{[citation needed]}
• 데이터 라인이 채널의 순위 간에 공유되기 때문에 동시에 발생하는 것은 아니지만, 일부 제한에 따라 등급에 독립적으로 접근할 수 있다.예를 들어, 컨트롤러는 이전에 다른 랭크에서 선택한 읽기 데이터를 기다리는 동안 한 랭크로 쓰기 데이터를 전송할 수 있다.데이터 버스에서 쓰기 데이터를 소비하는 동안 다른 등급은 행 활성화 또는 출력 드라이버에 대한 데이터의 내부 전송과 같은 읽기 관련 작업을 수행할 수 있다.CA 버스에 이전 판독값의 노이즈가 없으면 DRAM은 판독 데이터를 출력할 수 있다.인터리브 액세스를 제어하는 것은 메모리 컨트롤러에 의해 이루어진다.^{[citation needed]}
• 다등급 시스템은 다른 등급에 접근하는 사이에 일부 파이프라인 스톨이 필요하기 때문에 약간의 성능 저하가 있다.단일 DIMM의 두 순위에는 필요하지 않을 수도 있지만, 이 매개변수는 시스템 내 순위 위치(동일한 DIMM 또는 다른 DIMM에 있는 경우)와 독립적으로 프로그래밍되는 경우가 많다.그럼에도 불구하고, 이 파이프라인 스톨은 앞서 말한 효과에 비해 무시할 수 있다.^{[citation needed]}

참고 항목

• 기억 기하학

참조