디지털 클럭 매니저

이 글은 그 주제에 익숙하지 않은 사람들에게는 불충분한 맥락을 제공한다. 독자들에게 더 많은 맥락을 제공함으로써 글의 개선에 도움을 주세요.(2015년 7월) (이 템플릿메시지 삭제 방법 및 삭제 시기 확인)

디지털 클럭 매니저(DCM)는 일부 필드 프로그래머블 게이트 어레이(FPGA)(특히 Xilinx에 의해 생산된 것)에서 사용할 수 있는 전자 컴포넌트입니다.디지털 클럭 매니저는 FPGA 내부의 클럭 신호를 조작하여 회로에 오류가 발생하는 클럭스큐를 회피하는 데 도움이 됩니다.

사용하다

디지털 클럭 매니저에는 다음 응용 ^[1]프로그램이 있습니다.

• 착신 클럭의 증배 또는 분할(FPGA 외부 또는 Digital Frequency Synthizer(DFS;^{[citation needed]} 디지털 주파수 신시사이저)로부터 송신할 수 있습니다).
• 클럭의 듀티 사이클이 일정하게 설정되어 있는지 확인합니다.
• 지연 잠금 루프를 사용하여 위상 시프트를 추가합니다.
• FPGA 설계 내에서 클럭 스큐를 배제합니다.

「 」를 참조해 주세요.

• 위상 잠금 루프

레퍼런스