WARP(수축기 어레이)

WARP (systolic array)

Warp 머신은 Carnegie Mellon University(CMU)가 산업 파트너인 G.E., Honeywell 및 Intel과 협력하여 개발한 범용 수축기 어레이 프로세서 시리즈로, 미국 국방고등연구계획국(DARPA)[1]의 자금 지원을 받았습니다.

워프 프로젝트는 1984년 카네기 멜론 대학의 H. T. 쿵에 의해 시작되었습니다.Warp 프로젝트는 범용 수축기 하드웨어 설계, 컴파일러 설계 및 수축기 소프트웨어 알고리즘에 대한 연구 결과, 출판물 및 진보가 이루어졌습니다.WW-Warp (Wire Wrap Warp), PC-Warp (Printed Circuit Warp) 및 iWarp ([2]Intel의 경우 편리하게도 "i"의 플레이)로 알려진 세 가지 다른 기계 디자인이 있었다.

각각의 후속 세대는 메모리 용량을 늘리고 프로세서 간의 결합을 느슨하게 함으로써 범용성이 높아졌습니다.최초의 WW-Warp만이 스테이지의 진정한 록 스텝 시퀀싱을 강요했습니다.그 때문에, 프로그램성이 크게 제한되고 있습니다만, 어떤 의미에서 가장 순수한 「수축 어레이」의 설계였습니다.

워프 머신은 Sun 워크스테이션(UNIX 기반)에 부착되었습니다.모든 Warp 머신의 소프트웨어 개발은 Sun 워크스테이션에서 이루어졌다.

리서치 컴파일러는 "W2"로 알려진 언어로서 3개의 머신 모두를 대상으로 하고 있으며, iWarp의 [3]개발 중에 초기 컴파일러로서 기능하면서 WW-Warp와 PC-Warp의 유일한 컴파일러였습니다.iWarp용 프로덕션 컴파일러는 UNIX용 AT&T PCC 컴파일러를 기반으로 한 C 및 Fortran 컴파일러로, 인텔의 계약에 따라 이식된 후 [4]인텔에 의해 광범위하게 변경 및 확장되었습니다.

WW-Warp 머신과 PC-Warp 머신은 10개 이상의 셀을 선형으로 배열하는 수축기 어레이 컴퓨터였습니다.각 셀은 1000만 개의 단정밀 부동소수점 연산(10MBLOPS)을 실행할 수 있는 프로그래머블 프로세서입니다.10셀 기계의 최고 성능은 100메가플롭스였습니다.iWarp 머신은 이 성능을 2배로 향상시켜 20MFLOPS의 단일 정밀도를 제공하며 성능의 [5]절반으로 2배의 정밀도 부동 소수점을 지원합니다.

WW-Warp의 2셀 프로토타입은 1985년 6월 카네기 멜론에서 완성되었다.기본적으로 동일한 두 개의 10셀 WW-Warp은 1986년에 Honeywell에 의해 그리고 G.E.에 의해 카네기 멜론 대학에서 사용하기 위해 생산되었습니다.G.E.의 시스템은 1986년 2월에 제공되었고, Honeywell의 시스템은 1986년 6월에 제공되었습니다.대폭 재설계된 첫 번째 생산 모델인 PC-Warp는 1987년 4월에 G.E.에 의해 제공되었습니다.PC-Warp의 생산 모델은 1987-1989년 동안 G.E.에 의해 생산되고 판매되었다.

iWarp 머신은 Warp 프로젝트용으로 특별히 설계된 싱글칩 커스텀 70만 트랜지스터 마이크로프로세서를 기반으로 하며 LIW(Long-Instruction-Word) 형식의 명령과 컴퓨터 프로세서와 긴밀하게 통합된 통신을 사용했습니다.표준 iWarp 머신 구성은 2m x 2n 토러스로 iWarp 노드를 배열했습니다.모든 iWarp 머신에는 "백업"이 포함되어 있기 때문에 [6]토리였습니다.

1986년 경쟁 입찰 결과 인텔은 Warp 집적회로 구현의 산업 파트너로 선정되었습니다.최초의 iWarp 시스템인 12노드 시스템은 1990년 3월에 가동되었습니다.부품을 여러 단계 거쳐 인텔은 1992년과 1993년에 20MHz로 동작하는 10개 이상의 C-Step iWarp 칩으로 구성된 약 39대의 기계를 생산하여 대학, 정부기관 및 산업연구소에 [7]판매했습니다.

「 」를 참조해 주세요.

메모들

  1. ^ 토마스 그로스와 모니카 램, 1998년회고전: 워프 기계에 대한 회고전.컴퓨터 아키텍처에 관한 국제 심포지엄(일부 논문)(ISCA'98)의 25년간, Gurindar S.소히(Ed.)ACM, 뉴욕, 뉴욕, 미국 45-47
  2. ^ Thomas Gross와 David R. O'Hallaron. iWarp: 병렬 컴퓨팅 시스템의 해부학, MIT Press, Cambridge, MA, 1998.
  3. ^ 모니카 S. 램수축기 어레이 최적화 컴파일러, 네덜란드 도르드레흐트: Kluwer Academic Publishers, 1989.
  4. ^ 알리 레자 애들 타바타바이, 토마스 그로스, 구이위안 루에, 제임스 라인더스.소프트웨어 파이프라이닝을 위한 명령 수준 병렬 모델링.IFIP WG10.3 미세 및 중립자 병렬화를 위한 아키텍처 및 컴파일 기법에 관한 작업 회의의 진행, 올란도, FL, 321-330페이지.
  5. ^ Intel Corp. iWarp Microprocessor (부품번호 318153) (오레곤주 힐즈보로), 1991년.기술 정보, 주문 번호 281006.
  6. ^ Shekhar Borkar, Robert Cohn, George Cox, Sha Gleason 및 Thomas Gross. iWarp: 고속 병렬 컴퓨팅의 통합 솔루션, 1988년 슈퍼 컴퓨팅에 관한 ACM/IEE 회의의 진행, 페이지 330-339, 11월 12-17.
  7. ^ 병렬 컴퓨팅 백과사전, Padua, David (Ed.), 2011, ISBN978-0-387-09765-7

외부 링크